防止静电放电-电路设计
我们的手都曾有过静电放电(ESD)的体验，即使只是从地毯上走过然后触摸某些金属部件也会在瞬间释放积累起来的静电。我们许多人都曾抱怨在实验室中使用导电毯、ESD 静电腕带和其它要求来满足工业 ESD 标准。我们中也有不少人曾经因为粗心大意使用未受保护的电路而损毁昂贵的电子元件。
对某些人来说 ESD 是一种挑战，因为需要在处理和组装未受保护的电子元件时不能造成任何损坏。这是一种电路设计挑战，因为需要保证系统承受住 ESD 的冲击，之后仍能正常工作，更好的情况是经过 ESD 事件后不发生用户可觉察的故障。
与人们的常识相反，设计人员完全可以让系统在经过 ESD 事件后不发生故障并仍能继续运行。将这个目标谨记在心，下面让我们更好地理解 ESD 冲击时到底发生了什么，然后介绍如何设计正确的系统架构来应对 ESD。
简单模型
将一个电容充电到高电压(一般是2kV 至8kV)，然后通过闭合开关将电荷释放进准备承受 ESD
冲击的“受损”器件(图1)。电荷的极性可以是正也可以是负，因此必须同时处理好正负 ESD两种情况。
图1：板级 ESD 通常涉及机器模型(MM)和人体模型(HBM)。
破坏受损电路的高瞬态电压一般具有几个纳秒的上升时间和大约100纳秒的放电时间受损电路不同，对正负冲击的敏感性可能也有很大的不同，因此你需要同时处理好正负冲击。人体模型(HMB)和机器模型(MM)这两种最常见模型之间的区别主要在于串联电阻。人体模型的导电性没有金属那么好。
防止过压损坏的最佳保护措施是用非线性电路进行限压或钳位(图2)。最常用的是专门的二极管，当它们在前向偏置或处于齐纳击穿区时具有很低的阻抗。引入限压器可以快速引起某些别的事件，因为通过电容放电会有大的浪涌电流经过限压器。
图2：基本的限压电路可以防止过压损坏
虽然消除了高瞬态电压，但代之以几个安培的浪涌电流可能会导致系统中出现其它问题。具
体取决于随后路径的总阻抗，浪涌电流可以达到几个安培。在为芯片设计 I/O 单元时，经常看到4A 至16A 的浪涌电流进入器件。处理如此巨大的瞬态浪涌电流已经成为 ESD 设计中的大问题。限制电压还算比较容易，但形成的电流可能使系统中其它地方的电路和地发生逆转。
被限压器强制导入地的电流将在系统的那个节点中产生感应性振铃现象(图3)。电源通常沿着地线传播，并且是电源去耦电容的函数，因此系统核心仍能正常工作。不过连到电路板上的控制线可能出现混乱，因为它们是相对板外的地而建立的。结果可能在某个位置发生ESD 事件，并致使电路板上的某个输入端看起来出现故障。
图3：通过限压器将大的浪涌电流注入到地将引起 PCB 地的反弹，并表现为连接电感的一个函数
堡垒的作用
利用板级 ESD，你可以尝试建立一个堡垒，并在“护城河”上建立多个受控的接入点。连接到“城墙”之外的部分可以被广义地分成几个类别：协议受控的数据、低带宽检测和控制线以及高速接口。前两个比较容易处理，第三个具有一定程度的挑战性。让这三部分免遭ESD 破坏有几种不同的方法。
不管最终产品是什么样，某种形式的保护性外壳将成为设备的一部分。隔离外壳内的电路是需要仔细考虑的第一道防线。在理想情况下，连接电路板地的金属外壳通常能起使用，但现代产品经常采用非导电性的塑料或其它现代材料。
电路设计人员通常没法控制建造城墙的材料，但对保护堡垒负有不可推卸的责任。在设计外
壳时需要注意，到达机箱外部任何部分的 ESD 都会有无数路径进入内部电路。
建立一个 PCB 能够自我防止 ESD 冲击的堡垒可以从低阻抗的接地方法开始。建立一个地基和正常的电源完整性可以让印刷电路板(PCB)保持整个板上的信号完整性，即使是受到巨大的地浪涌电流冲击的时候。
作为一个设计工程师，你会要求每个人系好他们的安全带，这样可以对付少量的气流。飞机可能快速地上下摆动，但如果每个人都系好了安全带，那么所有人都会固定在原位，飞机也会继续飞行。在这之后，你需要保护外部连接，并限制 ESD 事件效应。
保护电路应该位于电路板入口位置，而不是入口点的下游。需要处理的可能是电弧问题引起的数千伏电位，或者最好在电路板边缘位置处理的数安培的浪涌电流。
TVS 限压器
瞬态电压抑制(TVS)限制二极管可以用作限压器。它们分为普通电压、逻辑电平和电源电压。常见的电压种类有：12V、5V、3.3V、2.5V、1.8V 和1.2V。
这个数字应该看起来比较熟悉，因为这些器件是专门针对与许多 CMOS 器件有关的需求设计的。一种规格不可能满足所有需求，它们应该是适合要保护器件的正确电压。
现代 CMOS 工艺显著降低了电源电压，以保护没有很多设计余量且电压范围有限的晶体管，这点值得我们尊敬。这些器件一般使用代工工艺制造，这种代工工艺可以用小型封装提供具有低阻抗特性的大电流器件。
在输入线上放置 TVS 限压器可以保护输入端免遭 ESD 的破坏性损害(图4)。但这种限压器无法处理在主机处理时发生的信号混乱现象，也无法处理由于巨大的地电流浪涌而发生的逆转效应。
图4：简单的限压电压可以提供过压保护，但可能导致浪涌电流问题。浪涌电流应该被限制，而信号应该保持相对局部地的稳定性。
如前所述，HBM 和 MM 之间的性能区别是非常大的。在许多情况下，在 TVS 器件之前增加一些串联电阻有助于限制电流浪涌，并减少地线反弹。与 HBM 一样，最终结果是减少系统应力。
通常带宽限制本身不会解决 ESD 问题。低通滤波器对小型 ESD 的衰减也要求60dB 至150dB才能消除瞬态电压，这对简单的无源滤波器来说是很难做到的。TVS 限压器可以将信号下拉到电源轨之间。
然后一阶 RC 电路可以用来保持信号的完整性(图4)。电容也可以稳定相对于局部地的输入电压。这种方法可以很好地保护数量很多的低带宽输入，包括“设置并忘记的”控制线、传感器输入和类似对象。
虽然我们讨论的大部分内容是保护 PCB 的输入端口，但输出端口保护也是类似的。TVS 限压器和附加电阻在这里也很合适。限制电压有助于防止半导体损坏，并保护具有电压限制的其它部件。
串联电阻也有助于地的稳定。此外，让 ESD 浪涌电流远离数字芯片的 I/O 单元可以防止芯片内部出现地线反弹，从而允许处理器在外部限压器吸收浪涌电流冲击时保持正常工作。
芯片内部的 ESD
基于多种原因，IC 内部的 ESD 保护功能有些折衷。硅片和金属都针对 IC 的核心功能作了优化，不适合用于大电流工作。专门的 TVS 器件使用针对大电流电路优化过的硅片，具有比普通 CMOS 中的 PN 结更高的性能。
另外，具有大电流 ESD 保护功能的 I/O 单元会占用相当大的空间，从而推升 IC 成本。而且IC 上的高频引脚通常没办法附加大尺寸的 ESD 保护电路，因为它会产生容性负载。
作为一般经验，芯片内部的 ESD 保护程度只是足以完成 IC 生产并焊接到 PCB 上，但缺少应用环境通常需要的鲁棒性保护性能。如果连接需要离开 PCB，通常需要利用外部装置进行进一步的保护。
数据通信端口
正确设计的通信端口会使用鲁棒性的协议，协议中包含了通用使用循环冗余检查(CRC)编码来测试数据的完整性。以太网、USB 和 CAN 总线都开发了 CRC 编码并随数据一起传送。设计正确的接收器将检查 CRC 编码是否匹配所发送的数据。如果不匹配，表示要么数据要么 CRC编码发生了错误，将发出重新发送数据的请求。
由于 ESD 事件持续时间不到100ns，因此 CRC 检查、验证和重新发送过程通常以不可见的方式处理 ESD。最终用户一般从未意识到损坏的信息得到了纠正。其它一些协议的结构中没有保护措施。
I2C、串行外设接口(SPI)和系统管理总线(SMBus)通信设计在 PCB 上工作，无法验证和纠正数据。如果有些数据要离开电路板，确保你有方法验证数据的有效性。
大多数现代通信路径采用差分方式，即使用某种形式的低压差分信号(LVDS)。每个 LVDS连接需要像所有其它信号一样受到 TVS 保护。磁场隔离(以太网常用)和共模扼流圈有助于解决由于 ESD 事件中的地线反弹产生的共模变化问题。在输入信号与 PCB 不共享同一个地时，应该采取光学隔离或磁场隔离措施。
要求完善的数据完整性但不包含误码检查的高速数据流在防止 ESD 冲击方面难度特别大。理解器件如何提供高于1GB/s 的串行数据速率和完整的通信协议保护可以避免这个问题。
模拟信号与数字智能
离开或进入电路板的任何模拟信号都需要基本的 TVS 保护。需要考虑连接通道的带宽以判断下一步应采取其它什么措施。大多数模拟控制信号、运动控制系统、音频和指示灯不需要更多的措施，因为所用器件的响应时间较长。射频前端是通信通道的物理层，由作为协议一部分的检错机制提供自我纠正。
硬件只能提供这么多保护。如果系统中心的某个处理器需要完成监听和控制，那么还需要一些选项。这里介绍的技术能使你的处理器不再丢失，或需要经过复位周期。在这个主机控制下到底发生了什么则是需要考虑的另外一回事。
一般来说，你需要在处理器代码中编入一些智能，以便它能识别错误的信息并进行正确的处理。通过时分轮询端口可以方便地解决慢速检测和控制线问题。由于 ESD 事件非常短暂，如果对几个毫秒内的多个样本来说端口上的数据保持稳定，那么系统就不存在 ESD 这种灾难性事件。
此外，作为再现过程的一部分，输出可以被刷新。如果处理器是存储器单元这一步是不需要的，但如果数据是通过远程锁定的，那就需要用刷新例程来管理破坏事件。
