关于高频厚介质板的CPW端口设置的问题

各位大侠，小弟在仿真硅介质板上的cpw特性阻抗，硅介质板实际的厚度大概在3000um左右，工作频率在300GHz左右。
如果端口设置比较大，并且在介质板下边不留空气的话，则端口的特性阻抗与理论计算值相差较大
请问这样的问题该如何解决，附件是我的仿真文件，谢谢！

笔记本没装HFSS，打不开你的附件 前端时间在做这个，你的端口设置不能太大的 端口越大，截至频率会越低，为了防止引入高次膜，一般都是端口设置尽量小
你的这个应该是非接地的共面波导，假设中央导带宽为W，导带和地之间间隔为G那你的博端口的长就应该是（2G+W）的2-3倍 高度保持1-1.5倍就可以了 如果是接地面的共面波导，博端口的矩形的下边缘要刚好和接地板重合其他位置大小保持一样就行
介质板下面我当时是留空气的 保留最少lamd/4的空间吧
我做的是900M的 不知道你这么高频率能否适用

我不是很明白这个高次模是怎么引入的，因为我只算了一个模式，按理说是不会有高次模的。。还有就是我的介质板很厚，这样的话导致了，我不能把基板全画出来。。但是留空气感觉就是不对。。

共面波导我的感觉还是属于类似矩形波导的，会有高次模寄生的，介质板很厚，也要画全啊，因为厚度影响中央导带的阻抗的，如果你只画了厚度的一部分 是肯定有影响的 可以把你的模型截个图么？我电脑没装HFSS 看不到你的模型啥样子

我不是很明白这个高次模是怎么引入的，因为我只算了一个模式，按理说是不会有高次模的。。还有就是我的介质板很厚，这样的话导致了，我不能把基板全画出来。。但是留空气感觉就是不对。。
这个中间的CPW总宽度大概在20um的样子，如果将基底画全的话，问题的规模就太大了。

看了下你的模型W=50um G=25um 阻抗大概应该在34欧姆左右 你仿真的话是多少呢

看看。。

申明：网友回复良莠不齐，仅供参考。如需专业帮助，请咨询本站专家，并推荐学习李明洋老师的HFSS视频培训课程。