通信IC设计，现已出版，希望大家指正

最近新写了一本书，关于通信算法实现与IC芯片实现方面的内容。
现在该书已经在京东有售，感谢各位网友的支持。
京东链接：http://item.jd.com/11920322.html
当当链接：http://product.dangdang.com/23954480.html
本书的内容简介如下：
内 容 提 要
本书详尽介绍了当前电子信息与通信领域被广泛应用的数字信号处理技术，内容涵盖了从最基础的Verilog语言入门、通信原理到复杂的LTE芯片设计。通过多个被全球广泛应用的芯片例子，让读者能够深入了解如何才能通过简单的硬件描述语言设计出复杂灵活、满足市场需求的IC芯片。
全书内容包括IC芯片设计基础知识；Verilog HDL基础入门；FPGA设计入门与提高；数字信号处理原理与实现方法；纠错编解码原理与实现方法；通信算法原理与调制解调的IC设计套路；基于OFDM的宽带通信系统设计与IC设计套路；复杂通信系统的系统设计、芯片实现与FPGA实现方法等。
全书提供了多个非常实用的FPGA与芯片设计例子，包括基于FPGA开发板的全数字立体声FM收音机；覆盖主流通信系统的各种数字中频设计实现方案；完整的无线通信信道编解码实现；销量占全球1/4的DVB-S芯片；支持802.11a/b/g的完整商业芯片；完整的LTE基站系统以及基带芯片。本书不是单纯的罗列芯片设计方案与实现代码，而是从基础原理、设计思想以及项目组织规划的角度，论述如何设计一块成功的商业芯片。
本书内容新颖、实用，内容属于原创性质，有别于传统的Verilog HDL教程和芯片设计教程。本书强调任何设计原理与方法后面均隐藏着简单的设计思想与通用规则，而开发者需要做的是理解设计思想，遵循设计规则，按照各种标准套路和设计模式开展算法原理研究和芯片设计。
本书能够为芯片设计初学者、FPGA开发者、数字信号处理领域开发人员和无线通信领域相关工程人员提供足够深度和广度的参考，适合作为一本芯片设计启蒙和算法设计思想入门的书籍；本书提供的各种例子和设计规范也能作为大型项目团队开发复杂芯片的基准参考，或者为设计起点。
本书可作为电子类、通信类各专业高年级本科生、研究生的教材，或作为相关领域工程技术人员的参考书，也可以作为数字信号处理、无线通信原理、电子设计竞赛、通信系统高层次开发的参考书。

为什么写这本书？
写这本书时，我已经是通信行业工作了快二十年的老兵，经历了这个行业的起起落落，也对IC设计与FPGA应用有了一点感悟，我想把一些经验分享给后来者。
做这本书也是为了帮助新人开拓眼界，站在系统的角度，正确认识IC设计的本质，建立一条合理的ASIC/FPGA设计工程师进阶之路，避免攀错技能树和科技树。基于这些考虑，我在书中引入了成本的概念、工程的概念、软硬件协同的概念以及系统级的概念，并渗透到每一个章节中，尽量将每个算法设计的源头和设计理念按照我的理解描述出来。毫无疑问，任何事情都有规律可循。我在项目开发中，也逐渐总结出一些IC设计的基本套路，越来越感觉到IC设计实际是一种设计模式，无论是设计方法还是具体的算法，我希望新学者也能够及时掌握这些设计方法，并形成这种思维模式。
为了方便初学者进阶，书中对每章都进行了知识点规划，基本覆盖了在实际工作中所需要的各项技能点。
※ FROM: 111.202.109]
※ 来源:·水木社区 http://www.newsmth.net·[FROM: 114.111.166]

 第三版分章节目录.docx

 第三版分章节目录_标题三.docx

每章的内容简介
第一章主要论述集成电路（IC）的概念与设计原理，并从IC的本质——“集成”出发，讲述IC的三个核心议题：“集成什么”、“如何集成”、“如何处理集成带来的利弊”。学习本章后应当建立起IC设计是一个系统工程的概念，知道VerilogHDL是一种硬件描述语言而不是设计语言，硬件电路本质上是并行运行的而且是有时序关系的，并在本章引入了吞吐率、电路时序等关键性概念，给出了各种电路思想，并引入了四种经典电路优化方法：重定时、折叠、展开与脉动阵列。
第二章主要论述FPGA的基本原理和设计方法，并对FPGA与ASIC的差异进行论述。强调FPGA实质是一种ASIC虚拟机，通过各种基本元件的可编程实现整体的可编程。如果想要发挥FPGA的强大功能，应该怎样做才能达到最优？FPGA的设计方法学与ASIC的设计方法学有什么差异？FPGA内置了哪些硬件IP、软件IP？FPGA独立于传统ASIC开发的流程是什么，基于FPGA的流水线、重定时、展开、折叠以及脉动与传统的ASIC的差异点是什么？FPGA的调试手段是什么？调试原理和技巧包含哪些？如何快速实现错误定位？
第三章将通信系统进行解构，给出各类常见单元的算法原理和实现方案。在这些基本单元的实现论述中，会将反复用到前面章节提到的四类经典实现手段：重定时、折叠、展开和脉动阵列。这一章将通过两个已经广泛应用例子：数字中频和全数字FPGA实现立体声FM收音机，让读者认识到真实世界的数字信号处理和设计是怎样的。里面还详细论述了各种滤波器实现方案、FFT实现方案、Cordic的实现原理等。
第四章给出了目前通信系统中常见的信道编解码类型，并对各类编码包含的思想做出说明。核心内容包括RS/BCH/卷积/Reed-muller等，对Viterbi、RS的译码做了非常细致的说明，同时对编解码中蕴含的设计理念做了详细解构。最后给出一个典型的通信系统是如何实现信道编解码的，这个芯片也得到了广泛应用。
第五章则给出了站在算法实现角度的通信原理是什么，如何完成基于经典理论实现单载波系统的调制解调。这部分内容的重点是DVB-S芯片，这个芯片是04年基本设计完毕，06~08年大规模量产的。由于DVB-S芯片非常具备代表性（或者说极端性），既无导频，也无辅助信号，所有的信号都必须通过QPSK信号本身特征进行提取，通常工作于低信噪比下，因此基于经典通信理论的手段用到了极致，最落实到具体芯片实现时，读者又会发现实现极其简单。此外，还介绍了几个小型例子（GMSK，卫星直播星等），方便大家了解其它的设计套路。另外，为了方便大家了解新的单载波应用，还在电子附件中提供了一套给日本一家世界500强公司设计的802.15.4K的部分基带设计代码，读者可以发现设计精细化到极点，总基带处理面积小于10万门。
第六章详细介绍当前宽带通信系统的主流：OFDM多载波系统，从原理上论述OFDM的特点以及对应的调制解调套路。在此基础上，本章给出一个完整的802.11系统（WIFI）芯片设计例子，内容涵盖算法原理、Matlab模型和最终Verilog实现。读者可以从中学习到商业芯片与算法内核之间的差异是什么，如何平衡成本控制和功能需求。这一章是全书论述最详细的一章，掌握算法原理和理解设计代码后，应当能够独立设计现在新的802.11系统或者802.15系列芯片，或许找个团队开发自己的第一款定制芯片也未尝不可。笔者的第一款芯片也是从这里出发的。
第七章，则是详细论述大型公众网络的芯片以及系统开发，为读者梳理整个通信系统设计的脉络与出发点，并将终端、基站、核心网等设备的设计思想以及发展潮流论述清楚。在此基础上，给出了详细的LTE实现思路、基带实现算法、整体软件构架以及典型的模块实现方案。读者可以通过本章阅读，获得比较准确的LTE基站开发思维，对LTESmallCell芯片开发做出合理的方案，并能付诸实践。
※ FROM: 111.202.109]
※ 来源:·水木社区 http://www.newsmth.net·[FROM: 114.111.166]

涉及到细分目录，就不能被发表了。所以只能带附件了。

5月20号，京东已经能够正常发货，而且有满200减50的优惠。
大家可能觉得书比较贵，我也是这样感觉的，但实际上出版社已经做了很多努力的。具体包括：（1）书总共1200页，而且采用小字体和紧密排布方式，图形基本都是压缩了一定的比例空间。
（2）将很多的代码都完全放在电子附件中，书主要论述原理和关键性方案
（3）为保证出版效果，用了较好的纸张，而且增加了好几页的彩印
但成本在哪里，所以请大家多包涵。
另外，我会尽量放一些样张到网上，方便大家决策，毕竟书不便宜，我也不想大家觉得后悔。
  
有1位网友反馈书的前200多页谢了Verilog入门和FPGA设计，感觉是在水，这里容我小心分辨一下：
（1）出版社需要考虑受众群体，实际上IC设计的人员在国内不到1W人，即使有5%的人购买，估计只能卖出500本，这个大家怎么看？微电子版面的活跃程度可以作为一个佐证。但有很多的初学者和FPGA爱好者，因此第1章和第2章是在2014年年底~2015年3月最后加上的。
（2）为保证初学者有一个非常好的体验，我实际将市面上的入门书都读了一遍，然后按照工程项目管理和快速上手的方式进行了论述，将实际应用中的各种经验教训以及关键点都糅合到其中，而且将工程方法概念、各种设计模式、时序与面积优化、割集与图论在设计优化中的应用等都添加其中，也增加了多种JTAG、GPU流水线等例子。
  
因此我附上几页节选文档。
其中第一章选了1~110页，对应书的1~90页，可以发现书的压缩程度，以及我描述的风格，并确认我是否是在水，还是真正按照自己的思维体系描述。
其中第三章则节选了一个基于纯FPGA实现FM立体声解调的例子，可以看看我描述设计例子的风格。
其中第五章则是体现书的精炼程度，在出版物是2页搞定，电子书则为5页。
而最后的第七章则是体现我对大型通信系统的描述风格，从根源上论述现有的发展形态、潮流，对应的就是IC和FPGA等器件如何选择设计思路和方案。整个第7章就是此类风格。
最后欢迎大家指正。
附件代码已经上传到机械工业出版社的服务器上，里面的代码说明可以看我其他的帖子说明。
购买书的读者，到时候发个购物单，我会提供一些友情代码。
※ FROM: 111.202.109]
※ 来源:·水木社区 http://www.newsmth.net·[FROM: 114.111.166]

下面的内容是夏宇闻老师做的序
从北京航空航天大学退休后，我一直想抽时间编写一本如何用数字系统实现数字信号处理(DSP)算法的书籍。因为涉及数字芯片设计方法的中文教材非常少，而讨论DSP算法的书籍几乎从不涉及数字电路和系统，通常只从数学的角度讲解时域与频域之间的关系和转换；而介绍数字系统设计的书籍往往只举几个简单的例子，从原理上说明如何用若干个电路元件构成一个简单的卷积器或者迭代计算电路，就算对不同数字信号处理的计算结构进行了讲解。
由于缺少数字芯片设计方法的中英文参考书，在遇到工程设计难题时，不少同学束手无策，只能绕道而行，少数同学在老师的帮助和鼓励下虽敢于大胆实践，但几乎每个人都必须经过多次失败和反复才能设计出勉强可实现复杂算法的电路构造，而最后能设计出满足工程需求系统的同学则十分罕见。
我认为这一工程领域的教学确实存在不少有待改进的地方，编写一本实用教材是当务之急，但这本教材的内容必须十分广泛，既包含 Verilog 语言的使用和基础模块的设计和验证方法，也必须包括各种常用算法的电路结构，必须用学生容易理解的课堂语言逐步深入地讲述设计中常用的各种方法和技巧，还要包括若干个典型真实工程系统的实现过程。
上述想法一直在我头脑中萦绕，但真要着手编写这一类型的教材，对我而言确实困难重重，身体日益衰老，精力一年不如一年，各种杂事应接不暇，写书计划只能一拖再拖。
两个月前，浪潮公司设计师秦冀龙（*）给我打了个电话，向我介绍了他们设计团队中一个曾对芯片设计做出过杰出贡献的设计师李庆华，希望我能读一读他编写的书稿，并做一个客观的评价。我高兴地答应了他的请求。　
第二天我就收到秦冀龙通过电子邮件发来的书稿。随后，我抽空开始阅读李庆华的著作。随着阅读的深入，我对作者李庆华设计师的认识越来越深入，对他编写这本书意图也越来越清楚。作者本人长期从事无线通信芯片的设计，参加过Wifi、LTE等数字中频无线通信芯片项目，具有丰富的通信芯片设计经验。他的这部巨著主题明确，文笔流畅，内容广泛，部分实现了我多年来期望自己完成，而没有能力完成的数字芯片设计教材和资料汇编。
随着国家集成电路战略规划的实施，芯片设计逐渐成为我国电子工业的关键行业之一，与电子和计算机工程相关的专业基本上都开设了芯片设计课程。
目前Verilog语言已成为芯片设计师的首选语言，有关Verilog的中文书籍已出版了许多本，但不少初学者对如何使用Verilog仍感到棘手：虽然有些初学者自以为已熟悉Verilog语法，其实对如何使用Verilog构建电路，如何通过语言分层次描述复杂设计还存在很大的困惑。首先，他对Verilog语言有两种不同的表述（即可综合的和不可综合的）没有深刻的理解。可综合模块是表示电路结构的，因此编写时在脑海中必须有硬件电路的清晰概念。而不可综合模块是表示电路行为的，主要用于产生测试激励信号，组成测试环境，目的是模拟被测试模块运行的真实环境，验证被测试的可综合电路结构与其周围模块的交互行为是否准确。其次，他对Verilog设计思想的理解还不够深入，因为Verilog每个语法要点都蕴含着某一设计思想，有的是为了描述某确定的电路结构，有的是为了快速验证某个电路的行为是否正确，还有一些是为了提高设计的工作效率。所以，在学习时，必须要把Verilog当作电路建模工具来学习，把电路结构和行为验证的观念贯穿到学习实践的整个过程中，必须亲自上机操作，通过运行仿真工具，观察可综合电路模块与其他模块的交互行为是否正确，检验自己对Verilog语言的理解是否准确。
本著作是一部有关通信芯片前端设计方法和技术资料的汇编，内容十分广泛，篇幅巨大，书中介绍了Verilog的学习方法和思路，结合作者的实际工程经验，不但可帮助初学者学习并掌握数字通信芯片的工程设计方法，还能为一些有经验的数字系统设计师提供参考，减少他们查询资料的时间。作者不但掌握芯片设计的高超技术，而且还具有无线通信、计算机体系结构等领域的广泛知识，在多年的实际工作中积累了丰富的经验，能熟练运用诸多方面的知识，所以可以站在全局的高度，剖析数字前端设计的全过程，将Verilog设计与软件工程方法学结合起来，并引入了各种IP设计规则，降低复杂项目设计的难度。
在著作中，作者把Verilog的描述和芯片设计实例紧密结合在一起，所以工程实用性较强，在应用场景中为感兴趣的读者介绍了真实工业芯片的Verilog设计过程，这些实例对提高读者设计技能是很有帮助的。书中所举的若干芯片（如数字中频通信、FM收音机、DVB-S、WLAN等芯片）的设计方案，具有较高的参考价值。希望广大读者能通过这些典型案例的解析，真正成为IC设计行业的精英，为这个时代做出自己的贡献。
我郑重地把这本巨著推荐给有志进入数字系统和芯片设计领域的年轻人，希望你们能在中华民族复兴的伟大事业中做出自己一份实实在在的贡献，赢得社会和朋友们的尊敬，度过幸福、快乐、有意义的人生。
夏宇闻
北京航空航天大学电子信息工程学院退休教授
北京至芯科技公司技术顾问，FPGA设计培训师
2015年7月24日星期五
※ FROM: 111.202.109]
※ 来源:·水木社区 http://www.newsmth.net·[FROM: 114.111.166]

第三章 数字信号处理与算法设计思想    1
3.1    本章概要    1
3.2    通信模型的模型构架    2
3.2.1    通信电路的组成结构    2
3.2.2    常见的算法单元模块    2
3.3    通信系统的基本算法    4
3.4    通信系统芯片设计的基本套路    7
3.4.1    芯片设计的整体流程    7
3.4.2    需求类别分析    7
3.4.3    高速通信芯片的实现方案    8
3.4.4    中速通信芯片的实现    9
3.4.5    低速通信芯片的实现    11
3.4.6    传统终端基带芯片的方案    12
3.5    数字滤波器设计    14
3.5.1    FIR滤波器的基本概念    14
3.5.1.1    FIR滤波器的几个基本指标    14
3.5.1.1.1    滤波器绝对指标    14
3.5.1.1.2    滤波器的相对指标    15
3.5.1.2    FIR滤波器的指标与实际硬件的联系    15
3.5.1.3    FIR滤波器的应用场合    16
3.5.2    FIR滤波器的基本硬件实现    16
3.5.2.1    FIR硬件结构变形方案    18
3.5.2.2    FIR直接型与转置型的对比    18
3.5.2.3    FIR硬件工程化的要点    19
3.5.3    FIR滤波器硬件实现结构概述    19
3.5.3.1    基于串行乘累加FIR滤波器结构    20
3.5.3.2    基于并行乘法器直接型FIR滤波器结构    23
3.5.3.3    基于并行乘法器转置的FIR滤波器结构    23
3.5.3.4    基于并行乘法器脉动（systolic）FIR滤波器结构    23
3.5.3.4.1    FPGA的脉动PE单元    25
3.5.3.5    基于乘法器的半并行（Semi－Parallel）FIR滤波器结构    26
3.5.3.6    FIR滤波器的多通道设计    27
3.5.3.7    滤波器小结    27
3.5.4    基于分布式DA算法的FIR滤波器    27
3.5.4.1    分布式DA算法介绍    27
3.5.4.2    分布式算法的实现原理    29
3.5.4.3    DA算法Verilog实现代码    30
3.5.4.4    DA算法的优化与改进    31
3.5.4.5    DA算法优化实现代码    32
3.5.4.6    DA算法的小结    34
3.5.5    IIR滤波器设计    35
3.5.5.1    IIR滤波器的硬件实现方案    35
3.5.5.2    IIR的直接实现模式    36
3.5.5.3    IIR的几个关键问题    36
3.5.5.4    IIR滤波器的例子    37
3.5.6    数字滤波器的扩展应用——相关（correlation analysis）    38
3.5.6.1    相关的概念    39
3.5.6.2    相关运算的数学基础    39
3.5.6.3    相关运算实现    40
3.5.6    相关运算小结    41
3.6    FFT原理与硬件设计    42
3.6.1    概述    42
3.6.1.1    傅立叶变换的物理意义    42
3.6.1.2    FFT所蕴含的思想    43
3.6.1.3    如何理解OFDM中的FFT和IFFT    44
3.6.2    FFT理论描述    44
3.6.2.1    FFT算法特点    45
3.6.2.2    基2的频域抽取FFT算法    45
3.6.2.3    算法实现例子    47
3.6.3    FFT标准算法在实现中需要解决的问题    48
3.6.3.1    输入输出位序调整    48
3.6.3.2    FFT变换基的选择    49
3.6.3.3    复数乘法器的简化    50
3.6    FFT硬件实现    50
3.6.1    小型FFT的设计方案    50
3.6.2    大型FFT的设计方案    54
3.6.5    适用于WLAN发射机的6*点FFT设计    55
3.6.6    适用于WLAN接收机的6*点FFT设计    61
3.6.6.1    FFT6*点整体实现    62
3.6.6.2    FFT的分形函数实现    63
3.6.7    FFT与FIR的关系    63
3.6.8    离散余弦变换DCT    6*
3.6.8.1    图像处理中的二维DCT    65
3.6.8.2    通用的二维DCT实现    65
3.7    CORDIC算法    68
3.7.1    CORDIC简介    68
3.7.2    一个计算角度atan的例子    68
3.7.3    CORDIC算法原理    72
3.7.3.1    Cos/Sin函数的求取    73
3.7.3.2    极坐标函数的求取    73
3.7.4    CORDIC通用算法原理    73
3.7.4.1    线性坐标系旋转    74
3.7.4.2    双曲线坐标系旋转    74
3.7.4.3    CORDIC函数求值的扩展    75
3.7.5    CORDIC计算的硬件结构    75
3.7.5.1    循环结构    76
3.7.5.2    非循环结构    77
3.7.5.3    全串行结构    77
3.7.5.4    CORDIC旋转部分的公用代码    78
3.7.5.5    串行CORDIC公共实现代码    79
3.7.5.6    求角度atan的代码    79
3.7.5.7    正余弦的核心部分    80
3.8    NCO与DDS    82
3.8.1    NCO与DDS简介    82
3.8.2    NCO设计原理    82
3.8.3    NCO硬件设计    84
3.8.4    DDS硬件设计    85
3.8.5    DDS实现通信调制    87
3.8.5.1    FM调制    87
3.8.5.2    其它信号调制    87
3.9    数字中频    90
3.9.1    概述    90
3.9.2    数字下变频DDC    90
3.9.2.1    DDC频谱搬移的原理    91
3.9.2.1.1    欠采样频谱搬移    92
3.9.2.1.2    欠采样时的参数确定    93
3.9.2.2    采样速率变换的原理    95
3.9.2.2.1    降低速率的方法：抽取    95
3.9.2.2.2    提高速率的方法：内插    96
3.9.2.3    CIC滤波器    97
3.9.2.3.1    CIC滤波器的组成    98
3.9.2.3.2    CIC滤波器的整体特性    99
3.9.2.3.3    CIC的抽取    100
3.9.2.3.4    CIC滤波器的频率响应特性    101
3.9.2.3.5    CIC滤波器的带通补偿    103
3.9.2.3.6    CIC滤波器的定点与溢出问题    104
3.9.2.3.7    CIC插值滤波器    104
3.9.2.4    半带滤波器（HB Filter）    104
3.9.2.4.1    半带的多相抽取实现    106
3.9.2.5    其它滤波器    107
3.9.3    数字上变频DUC    108
3.9.3.1    DUC的内插    108
3.9.3.2    滤波的简化实现：多相滤波    110
3.9.3.3    DUC的混频调制    111
3.9.4    数字上下变频的系统级设计（ESL）    112
3.9.4.1    折叠与多通道    113
3.9.4.1.1    Fold的应用    114
3.9.4.1.2    多通道的应用    114
3.9.4.1.3    基于ESL的数字中频设计    114
3.9.4.2    数字中频的自动化设计    115
3.9.5    数字中频的各种设计案例    118
3.9.5.1    TD-SCDMA的6载波12通道DDC实现方案    118
3.9.5.1.1    半带滤波器多通道数据存储方式    119
3.9.5.1.2    半带滤波器多通道控制方案    119
3.9.5.1.3    RRC 滤波器顶层设计    119
3.9.5.1.4    RRC 子滤波器设计    120
3.9.5.1.5    RRC子滤波器中系数与数据的存储    120
3.9.5.1.6    载波分路混频器    121
3.9.5.1.7    多通道NCO（本振）的实现    122
3.9.5.1.8    多通道增益调整的实现    122
3.9.5.1.9    多通道MAC单元设计    123
3.9.5.1.10    多通道的时延调整    123
3.9.5.1.11    多通道DDC设计的建议小结    123
3.9.5.2    LTE的统一采样速率采样方案    124
3.9.5.3    LTE 20MHz数字中频DDC方案    125
3.9.5.3.1    adc接口模块    125
3.9.5.3.2    data_src_ctrl模块    126
3.9.5.3.3    demod_hb模块    126
3.9.5.3.4    hb_nco_ul模块    127
3.9.5.3.5    pfir_ul模块    127
3.9.5.4    LTE 20MHz数字中频DUC方案    127
3.9.5.4.1    pfir_dl模块    128
3.9.5.4.2    hb_nco_dl模块    128
3.9.5.4.3    CFR模块    128
3.9.5.4.4    DPD模块    129
3.9.5.5    窄带25KHz系统DDC欠采样方案    129
3.9.5.6    窄带25KHz系统DUC欠采样方案    131
3.10    FM收音机    133
3.10.1    FM收音机原理    133
3.10.2    FM收音机的解调思路    135
3.10.3    FM的中频处理    135
3.10.3.1    AD与数字前端的选择    135
3.10.3.1.1    确定AD的工作速率（SPS）    135
3.10.3.1.2    确定AD的有效BIT数    136
3.10.3.1.3    确认AD的动态范围以及接口参数    136
3.10.3.2    数控振荡器（NCO）指标    136
3.10.3.3    数字中频滤波器的选取    136
3.10.3.3.1    128倍CIC抽取    137
3.10.3.3.2    FIR低通滤波    137
3.10.3.3.3    FM调频解调    138
3.10.3.3.4    FM调频解调的商业化处理    139
（1）将差分（微分）与反正切运算结合    139
（2）除法保护与恒包络特性    139
3.10.4    FM单声道收音机的ESL设计    140
3.10.5    FM立体声的硬件实现    142
3.10.5.1    立体声分离算法的进一步改进    143
3.10.5.2    FM导频信号的获取    144
3.10.5.2.1    IIR滤波器方案    145
3.10.5.2.2    用于导频获取的IIR硬件实现    146
3.10.6    FM收音机相关的一些话题    148
3.10.6.1    基于Sigma-Delta的AD采样技术    148
3.10.6.2    数字电路实现模拟AD    148
3.10.6.3    数字电路实现模拟DA    149
3.10.6    基于FPGA的全数字化收音机    151
3.10.6.5    对FM采用228KHz时钟的补充说明    153
3.11    数字信号处理算法实现的部分技巧    154
3.11.1    复数乘法    154
3.11.2    除(2^n-1)的计算    155
3.11.2.1    mod(2^n-1)    155
3.11.2.2    div(2^n-1)    155
3.11.3    数据压缩    155
3.11.4    饱和处理    156
3.11.5    并行动态定标的操作    157
3.11.6    移位长除法计算    158
3.11.7    递增式乘法的计算    159
3.11.8    高位宽乘法（适合xilinx FPGA）    159
3.11.9    Xilinx DSP级联    161
3.11.10    查表插值计算方法    162
3.11.11    DSP48实现四舍五入    166
3.11.12    倒数查表法实现除法和取模    166
总结    168

第四章 信道编解码与HDL设计实现    1
4.1    本章概要    1
4.2    通信模型的编码与解码基本框架    2
4.2.1    编码基础知识    2
4.2.2    编码的几个基本概念    2
4.2.3    信道编码间的关系    3
4.2.4    级联码    4
4.2.5    信道编解码芯片实现的基本套路    4
4.3    8B/10B编码与译码    6
4.3.1    8B/10B编码过程    6
4.3.2    8B/10B解码过程    9
4.3.3    8B/10B编码与解码的Verilog实现    10
4.4    有限域运算基础    14
4.4.1    有限域的基本概念    14
4.4.1.1    单位元    14
4.4.1.2    逆元    14
4.4.1.3    域成立的条件    14
4.4.2    有限域多项式的运算规则    15
4.4.2.1    素多项式的概念    15
4.4.2.2    本原多项式（primitive polynomial）：    16
4.4.3    GF(2)域的多项式运算    17
4.4.4    适合硬件实现的有限域运算方法    18
4.4.4.1    有限域的生成元    18
4.4.4.2    有限域计算的查表方法    20
4.4.4.2.1    正表与反表的实现方法    20
4.4.4.2.2    逆表的实现方法    21
4.4.4.2.3    基于正表、反表和逆表的乘法与除法实现    21
4.4.4.2.4    利用生成元进行计算的例子    21
4.4.4.3    通用乘法器的设计    22
4.5    CRC冗余校验码简介    26
4.5.1    CRC算法的基本原理    27
4.5.2    几个基本概念    28
4.5.3    CRC算法实现    28
4.5.3.1    CRC算法的并行化    29
4.5.3.2    CRC自动代码生成    32
4.6    RS码    35
4.6.1    RS的编码算法    35
4.6.1.1    RS的生成多项式    35
4.6.1.2    详细的RS编码过程    36
4.6.1.3    RS编码过程举例    36
4.6.1.4    RS编码H校验矩阵的获取    37
4.6.2    RS的译码算法    39
4.6.2.1    计算伴随多项式（校正子）Sj    40
4.6.2.2    计算伴随多项式的意义    41
4.6.2.3    错误位置多项式    42
4.6.2.3.1    思路一：直接构造错误位置的线性方程    42
4.6.2.3.2    思路二：构造恒等式间接求出错误位置与错误数值    43
4.6.2.3.3    关键方程    44
4.6.2.3.4    欧几里得算法    45
4.6.2.3.5    多项式上的欧几里得算法    46
4.6.2.3.6    关键方程迭代终止的条件    47
4.6.2.3.7    欧几里得算法计算举例    47
4.6.2.3.8    改进的欧几里得算法    48
4.6.2.4    求错误位置值    51
4.6.2.5    求错误值    52
4.6.2.6    求错误值的小技巧    53
4.6.2.7    RS译码校正    53
4.6.2.8    RS译码算法小结    54
4.6.2.9    RS译码物理意义    54
4.6.2.10    低纠错位数的简化RS译码    56
4.7    BCH码    58
4.7.1    BCH编码    58
4.7.1.1    BCH编码与校验例子    59
4.7.1.2    BCH编码电路逻辑实现    59
4.7.2    BCH译码方法简介    60
4.7.2.1    彼得森（Peterson）译码算法    60
4.7.2.2    基于查找表的译码算法    61
4.7.2.2.1    查找表算法实现举例    62
4.8    卷积码简介    63
4.8.1    卷积码的相关概念    63
4.8.2    卷积码编码通用表述    63
4.8.3    卷积码的变形以及特殊处理    67
4.8.4    卷积码的译码原理    67
4.8.4.1    Viterbi译码实现小结    70
4.8.4.2    Viterbi译码的几个关键细节    70
4.8.4.2.1    分支度量的计算    70
4.8.4.2.2    蝶形单元与状态转移    71
4.8.4.2.3    Viterbi算法的存储开销    72
4.8.4.2.4    卷积码(2,1,7)的蝶形单元举例    73
4.8.4.2.5    蝶形单元的另类表示    73
4.8.4.2.6    回溯及译码流程    74
4.8.4.2.7    卷积码(2,1,7)的整体译码流程举例    75
4.8.4.2.8    三个子码的蝶形单元表示方法    75
4.8.4.2.9    蝶形单元的并行化    75
4.8.4.2.10    1/2/3/4 bit 量化的各种约束    76
4.8.4.3    viterbi的基4算法    77
4.8.4.3.1    基4算法的碟形单元    77
4.8.4.3.2    基4算法的状态输入    77
4.8.4.3.3    基4算法的简化输入    79
4.8.4.3.4    回溯    80
4.8.4.3.5    速率    80
4.8.4.4    Viterbi的C语言实现代码    80
4.8.5    Viterbi译码的硬件实现    81
4.8.5.1    Viterbi算法的硬件实现摘要    82
4.8.6    Viterbi的引申话题    83
4.8.6.1    Viterbi在调制解调上的应用    83
4.8.6.2    Viterbi在大数据业务中的应用    85
4.8.6.2.1    隐马尔可夫模型（HMM）    85
4.8.6.2.2    FPGA与大数据的关系    86
4.9    信道编解码设计详例    87
4.9.1    编码方案    87
4.9.2    整体编码流程    88
4.9.3    硬件方案的整体概述    90
4.9.3.1    整体数据流    92
4.9.3.2    整体控制流    93
4.9.3.3    部件间的总线互联结构    93
4.9.3.4    整体输入输出接口    94
4.9.3.5    内部总线时序    94
4.9.3.6    数据流格式    94
4.9.3.7    与调制解调模块（GMSK）的数据交互方式    95
4.9.3.8    信道编解码的SoC地址空间分配    95
4.9.4    信道编码    96
4.9.4.1    内部寄存器设计    97
4.9.4.2    DMA设置    100
4.9.4.3    信道编码器的详细设计    100
4.9.4.3.1    接口设计    100
4.9.4.3.2    Matrix开关矩阵    100
4.9.4.3.3    内部单元设计    101
4.9.5    信道解码    105
4.9.5.1    内部寄存器设计    105
4.9.5.2    信道解码器详细设计    108
4.9.5.2.1    接口设计    108
4.9.5.2.2    内部单元设计    109
4.9.6    信道编解码中几个关键问题的描述    113
4.9.6.1    软/硬判决    113
4.9.6.2    Reed-Muller编码与译码    114
4.9.6.2.1    Reed-Muller译码算法    114
4.9.6.2.2    Reed-Muller硬件实现    115
4.9.6.3    芯片的使用于配置    118
4.9.6.3.1    软件操作说明    118
4.9.6.3.2    接口配置与协商    119
4.9.6.3.3    DSP控制编码流程    121
4.9.6.3.4    DSP配置解码过程    122
4.9.6.3.5    DMA的设计    123
4.9.6.3.6    最终的芯片    123
总结    125

第五章 通信原理与传统无线芯片设计    1
5.1    本章概要    1
5.2    通信原理与设计实现    2
5.2.1    通信系统模型    2
5.2.2    常见的各种调制方式    4
5.2.2.1    恒包络调制    4
5.2.2.1.1    恒包络信号的相位处理方法    5
5.2.2.1.2    恒包络信号的IQ正交处理方法    5
5.2.2.2    线性调制    6
5.2.2.2.1    BPSK的调制过程    7
5.2.2.2.2    QPSK的调制过程    8
5.2.2.2.3    2DPSK    9
5.2.2.2.4    理想QPSK调制解调    10
5.2.2.3    QAM调制    11
5.2.2.3.1    QAM的调制原理    11
5.2.2.3.2    QAM调制实现框图    12
5.2.3    通信链路的关键要素    12
5.2.3.1    信道的概念    12
5.2.3.2    影响传输性能的主要因素    13
5.2.3.3    香农极限以及含义    15
5.2.3.4    解调极限以及含义    16
5.2.4    射频模型    17
5.2.4.1    射频中的几个基本概念    18
5.2.4.2    发射机概述    19
5.2.4.3    用于直观判别信号质量的两个概念    24
5.2.4.4    接收机概述    26
5.2.5    调整射频的三个重要手段    28
5.2.5.1    AGC    28
5.2.5.2    AFC    32
5.2.5.3    APC    32
5.2.5.4    PLL在USB2.0设备上的应用    36
5.3    常见的通信解调套路    38
5.3.1    解调套路概述    38
5.3.2    解调实现方法    38
5.3.2.1    NDA的频偏估计方法    39
5.3.2.2    DA的频偏估计方法    40
5.3.2.3    NDA相位估计方法    41
5.3.2.4    DA相位估计方法    41
5.3.2.5    DA定时估计方法    42
5.3.2.6    NDA定时估计方法    44
5.3.2.7    定时插值实现    45
5.3.2.8    各类调制信号的解调软信息生成    47
5.3.2.8.1    最大似然解调    47
5.3.2.8.2    快速LLR算法    48
5.3.3    解调实例    49
5.3.3.1    传输帧结构    49
5.3.3.1.1    超帧定时同步序列SYN0    49
5.3.3.1.2    载波同步前导SYN1    50
5.3.3.1.3    超帧模式字段MODE    50
5.3.3.1.4    数据帧    50
5.3.3.1.5    基带成形滤波和正交调制    51
5.3.3.1.6    信道编码    51
5.3.3.1.7    超帧速率模式及其对应的Walsh码    52
5.3.3.2    解调算法实现    53
5.3.3.2.1    发送流程    53
5.3.3.2.2    接收流程    54
5.3.3.2.3    位定时同步    54
5.3.3.2.4    符号定时同步    56
5.3.3.2.5    频偏估计和初相估计    57
5.3.3.2.6    QPSK解调和相移估计    57
5.3.3.2.7    参考Matlab代码    57
5.4    DVB-S系统概述    62
5.4.1    DVB-S整体流程介绍    62
5.4.2    DVB-S系统的数据扰码    62
5.4.3    DVB-S系统的外编码模块（RS（206,188））    62
5.4.4    DVB-S系统的卷积交织    63
5.4.5    DVB-S系统的卷积编码    65
5.4.6    DVB-S系统的QPSK调制    65
5.5    DVB-S信道接收算法原理    67
5.5.1    QPSK信号数学表示    67
5.5.2    QPSK解调总体设计    68
5.5.3    QPSK解调载波恢复    68
5.5.3.1    载波恢复的电路实现结构    68
基本原理    69
电路设计注意事项    69
同步过程    69
失锁处理    70
5.5.3.2    频率相位校正器    70
输入输出信号    70
算法描述    70
算法分析    70
5.5.3.3    频率偏差检测器    71
信号输入输出    71
算法描述    71
算法分析    71
5.5.3.4    频率锁定检测与指示    72
基本算法    72
改进算法    72
算法实现    72
5.5.3.5    相位偏差检测器    73
信号接口    73
算法描述    73
算法分析    73
5.5.3.6    相位锁定检测与指示    74
基本算法    74
改进算法    74
算法实现    74
5.5.3.7    环路滤波器    74
环路滤波器的理论基础    74
参数选择    75
5.5.3.8    数控振荡器（NCO）    75
5.5.4    QPSK符号时钟同步    76
5.5.4.1    基本理论分析    76
5.5.4.2    时钟同步原理总体概述    76
基本原理    77
频率扫描    77
同步捕获    77
失锁处理    78
5.5.4.3    插值器    78
信号输入输出    78
算法描述    78
算法分析    78
5.5.4.4    定时偏差检测    78
信号输入输出    78
算法描述    78
算法分析性能分析    79
5.5.4.5    符号同步锁定检测与指示    80
基本算法    80
改进算法    80
算法实现    80
5.5.4.6    插值数控振荡器（INCO）    80
输入输出信号    80
算法描述    80
5.5.4.7    环路捕获辅助电路    80
预置值方法    81
频率扫描算法    81
5.5.4.8    环路滤波器    81
5.5.5    QPSK解调辅助电路    81
5.5.5.1    信噪比估计电路    81
5.5.5.2    匹配滤波器    81
5.5.6    DVB-S系统解调的算法推导    81
5.5.6.1    通信系统统计量计算基础知识    81
5.5.6.1.1    样值求和    81
5.5.6.1.2    基带信号统计平均    82
5.5.6.2    载波频率偏差检测与锁定检测    83
5.5.6.2.1    载波频偏计算的结论    85
5.5.6.3    载波相位偏差检测与锁定检测    85
5.5.6.3.1    载波相位偏差计算的结论    87
5.5.6    符号同步定时偏差检测    87
5.5.6.1    非数据辅助定时偏差检测    87
5.5.6.2    符号同步定时偏差计算的结论    88
5.5.6.3    直接判决定时偏差检测    88
1.    符号同步定时锁定检测    8*
5.5.6.4    符号同步检测的结论    90
5.6    DVB-S信道接收硬件实现    91
5.6.1    信号命名规范与约定    91
5.6.1.1    本节的硬件设计约定    91
5.6.1.2    信号命名规则    91
5.6.2    QPSK数字解调器整体结构    91
5.6.2.1    内部结构组成    92
5.6.2.2    系统参数    92
5.6.2.3    测试节点    92
5.6.3    QPSK内部共用模块电路设计    93
5.6.3.1    频率相位校正器(ROTATOR)    93
5.6.3.1.1    输入输出信号    93
5.6.3.1.2    算法实现    93
5.6.3.2    插值器模块(INTPLT)    94
5.6.3.2.1    信号接口    94
5.6.3.2.2    算法实现    94
5.6.3.3    匹配滤波器(MF)    94
5.6.3.3.1    输入输出信号    94
5.6.3.3.2    算法实现    95
5.6.3.4    环路滤波器(LF)    95
5.6.3.4.1    信号接口    95
5.6.3.4.2    算法实现    96
5.6.3.5    均值估计器(MEANEST)    96
5.6.3.5.1    信号接口    96
5.6.3.5.2    算法实现    96
5.6.3.6    锁定指示器(LOCKIND)    97
5.6.3.6.1    信号接口    97
5.6.3.6.2    算法实现    98
5.6.3.6.3    参数输入与测试输出    98
5.6.3.7    频率扫描器(SWEEPER)    99
5.6.3.7.1    信号接口    99
5.6.3.7.2    算法实现    100
5.6    载波恢复(CR)模块电路设计    100
5.6.1    载波恢复顶层模块    100
信号输入输出    100
功能框图    101
参数输入    102
测试节点    102
5.6.2    频率偏差与频率锁定检测器(FELD)    104
信号接口    104
电路硬件实现    104
5.6.3    相位偏差与相位锁定检测器(PELD)    104
信号接口    104
硬件电路实现    105
5.6.4    数控振荡器（NCO）    105
信号接口    105
硬件电路实现    105
5.6.5    符号同步电路(TR)    105
5.6.5.1    符号同步顶层模块    105
符号同步内部结构图    106
参数输入    107
测试节点    107
5.6.5.2    定时偏差检测器(TED)    107
信号接口    108
算法实现    108
5.6.5.3    定时锁定检测器(TLD)    108
信号接口    108
算法实现    109
5.6.5.4    插值控制器(INCO)    109
信号接口    109
算法实现    109
5.6.5.5    信号功率估计器    110
信号接口    110
算法实现    110
5.6.5.6    定时控制器(TCTRL)    110
信号接口    110
算法实现    111
5.7    DVB-S信道编解码    112
5.7.1    信道编解码的整体流程    112
5.7.1.1    信道编解码控制信号    112
5.7.1.2    FEC电路的状态寄存器    113
5.7.2    Viterbi译码    113
5.7.2.1    整体功能介绍    113
5.7.2.2    viterbi译码同步    114
5.7.2.3    相位旋转(Phase rotation)    114
5.7.2.4    码率调整（Depuncture）    115
码率与时钟频率的关系    115
冗余恢复电路设计    116
冗余恢复电路控制部件    116
冗余恢复电路的时序状态描述    117
5.7.2.5    viterbi分支同步    118
5.7.2.6    误码率检测（Bit Error Count）    118
5.7.2.7    viterbi同步控制    119
5.7.2.8    viterbi核心译码器    119
分支度量值计算    119
加比选阵列(ACS_Array)    120
信息序列存储单元（Information Series Memory）    122
输出选择（Output Selection）    122
5.7.3    帧同步(Frame Synchronization)    122
5.7.3.1    移位寄存器（ShiftBuf）    123
5.7.3.2    相关器（Correlator）    124
5.7.3.3    本地帧同步（Local Frame）    124
5.7.3.4    帧同步状态机（State Mechine）    124
5.7.3.5    帧输出模块（Output Block）    125
5.7.3.5.1    相位模糊的判断和处理    125
5.7.3.5.2    周期指示延拓    125
5.7.4    去交织（De-Interleave）    125
5.7.4.1    去交织的实现过程    126
5.7.5    RS译码(Reed-Solomon Decoder)    127
1.    DVB-S系统RS译码整体概述    127
2.    伴随式计算(Syndromes Calculator)    127
3.    欧几里德迭代（Euclid）    128
a)    输入分配（Mux_In）    130
b)    欧几里德模块（Euclid Module）    130
c)    输出选择（Mux_Out）    132
d)    错误值计算（Forney）    132
4.    延迟单元（Delay Unit）    133
5.    输出判决（Decision）    134
5.7.6    解扰（解扰）及同步    134
5.7.7    本节附录    135
5.7.7.1    RS译码器域元素对应的二进制表示    135
5.7.7.2    RS译码电路中Inv模块（求逆）    136
5.8    简化的同步技巧    139
总结    142

这章被和谐了，目录不知道哪里不合适
第六章 OFDM通信系统芯片设计    1
6.1    本章概要    1
6.2    OFDM设计思想与通用解调过程    2
6.2.1    OFDM技术特点    2
6.2.1.1    OFDM的优点    2
6.2.1.2    OFDM的缺点    3
6.2.1.3    不同网络中的OFDM参数    3
6.2.2    OFDM的基本原理    3
6.2.3    OFDM的解调套路    4
6.2.3.1    OFDM的同步算法    5
6.2.3.2    定时恢复概述    5
6.2.3.3    频偏估计概述    6
6.3    MIMO技术    7
6.3.1    MIMO系统原理    7
6.3.2    MIMO中的空时编码    9
6.3.3    MIMO与OFDM的结合    10
6.3.4    LTE中的MIMO    11
6.3.5    LTE中MIMO简单解调套路    12
6    WIFI基础知识    13
6.1    802.11系列标准    14
6.1.1    802.11a标准    14
6.1.2    802.11b标准    14
6.1.3    802.11e标准    14
6.1.4    802.11g标准    14
6.1.5    802.11j标准    15
6.1.6    802.11p标准    15
6.1.7    802.11n标准    15
6.1.8    802.11ac标准    15
6.1.9    802.11ad标准    16
6.1.10    802.11ah标准    16
6.1.11    802.11af标准    16
6.2    802.11中几个关键概念    16
6.2.1    802.11的帧结构    16
6.2.2    802.11的接入方式    17
6.2.3    802.11的避退机制    18
6.3    802.11的通信模型    19
6.3.1    802.11设备的基本概念    20
6.3.2    WIFI网络的组织    20
6.3.3    WIFI网络的电信运营框架    20
6.5    802.11a发射机设计    22
6.5.1    802.11a技术参数概述    22
6.5.1.1    物理层参数概貌    22
6.5.1.2    保护间隔（GI）与符号长度    22
6.5.1.3    调制方式（MCS）    23
6.5.1.3.1    802.11a的MCS    23
6.5.1.3.2    802.11n的MCS    23
6.5.1.4    FFT参数    24
6.5.2    802.11a的帧结构    24
6.5.2.1    短训练序列符号    25
6.5.2.2    长训练序列符号    25
6.5.2.3    Signal域    25
6.5.2.4    数据域    26
6.5.3    802.11a的发送流程    26
6.5.4    802.11a发射机实现原理    27
6.5.4.1    短训练序列L-STF    28
6.5.4.1.1    FFT变换    28
6.5.4.1.2    周期性延拓    28
6.5.4.1.3    时域加窗    28
6.5.4.1.4    短头的时域形式    29
6.5.4.1.5    短头发送的硬件实现方法    29
6.5.4.2    长训练序列L_LTF    30
6.5.4.3    Signal序列    32
6.5.4.3.1    填充Signal域的24Bit    32
6.5.4.3.2    卷积编码    32
6.5.4.3.3    交织    34
6.5.4.3.4    BPSK星座图    34
6.5.4.3.5    插入导频    34
6.5.4.3.6    IFFT、周期延拓、时域加窗    35
6.5.4.4    发送DATA段数据    35
6.5.4.4.1    MAC数据展开    35
6.5.4.4.2    添加SEVICE段    35
6.5.4.4.3    添加卷尾码(tail bits)和添0比特（padding）    36
6.5.4.4.4    加扰（scrambling）    36
6.5.4.4.5    卷积编码    36
6.5.4.4.6    交织    37
6.5.4.4.7    调制    37
6.5.4.4.8    导频插入    38
6.5.4.4.9    IFFT、周期延拓、时域加窗    38
6.5.4.4.10    发送其余DATA段数据    38
6.5.4.4.11    发射机流程小结    38
6.5.5    802.11a发射机matlab实现    39
6.5.6    802.11a发射机Verilog实现    42
6.5.6.1    星座图交织合并处理代码    42
6.5.6.2    FFT变换实现    43
6.6    802.11a 接收机设计    44
6.6.1    接收机的适用范围    44
6.6.2    接收机整体概述    44
6.6.2.1    802.11a接收机模块组成    45
6.6.2.2    802.11a接收机内部结构图    46
6.6.2.3    802.11a接收流程方案    47
6.6.2.4    802.11a接收机备选方案    48
6.6.3    接收机算法原理概述    50
6.6.3.1    频偏检测算法    50
利用short preamble进行粗频偏检测的方法    50
利用long preamble进行精频偏估计    50
6.6.3.2    时间同步算法    51
short preamble进行相关时所选长度    51
利用long preamble进行精同步    52
6.6.3.3    信道估计    52
信道的初步估计    52
信道估计值的平滑    52
6.6.3.4    最大比合成均衡    53
6.6.3.5    相位校正    53
（1）残余频偏和采样偏差对FFT后数据的影响    53
（2）直线的最小二乘拟合    54

第七章 复杂通信系统设计    1
7.1    本章概要    1
7.2    大型通信系统简介    2
7.2.1    概述    2
7.2.2    公网系统的演进    2
7.2.3    大型通信系统的特点    2
7.2.3.1    系统需求    3
7.2.3.2    基站的使用场景    4
7.2.3.3    基站形态    5
7.2.3.3.1    RRU内部结构    6
7.2.3.3.2    RRU的数据处理    7
7.2.3.3.3    BBU的概念    8
7.2.3.3.4    新一代的基站构架    8
7.2.3.4    终端形态    10
7.3    LTE系统简介    12
7.3.1    LTE系统构架    13
7.3.1.1    EPC与E-UTRAN功能划分    14
7.3.2    LTE物理层    14
7.3.2.1    LTE的带宽    15
7.3.2.2    LTE帧结构    15
7.3.2.2.1    FDD/TDD帧结构    15
7.3.2.2.2    TDD帧结构特点    16
7.3.2.2.2.1    LTE的基本时间单位    16
7.3.2.2.2.2    上下行子帧比例配置    17
7.3.2.2.2.3    基站上下行切换时间    17
7.3.2.3    物理信道简介    18
7.3.2.3.1    下行信道    18
7.3.2.3.2    上行信道    20
7.3.2.4    LTE基本资源    20
7.3.2.4.1    RE的定义    20
7.3.2.4.2    PRB的定义    21
7.3.2.4.3    REG/CCE/RBG的概念    22
7.3.2.4.4    子帧中控制区域与数据区域的划分    24
7.3.2.4.5    天线端口的概念    24
7.3.2.5    LTE的参考信号    25
7.3.2.5.1    下行参考信号    25
7.3.2.5.1.1    参考序列的产生    25
7.3.2.5.1.2    正常子帧小区参考信号（CRS）    26
7.3.2.5.1.3    MBSFN参考信号    26
7.3.2.5.1.4    用户专用参考信号（DRS）    27
7.3.2.5.2    上行参考信号    27
7.3.2.5.2.1    上行数据解调参考信号图案    28
7.3.2.5.2.2    Sounding参考信号（SRS）图案    28
7.3.2.5.2.3    上行参考信号序列的比较    29
7.3.2.6    下行主/辅同步信号    29
7.3.2.7    LTE各类信号在整个频带内的情况    31
7.3.3    LTE的关键技术    33
7.3.3.1    OFDM关键技术    33
7.3.3.1.1    SC-FDMA与OFDM的区别    34
7.3.3.2    多天线技术    34
7.3.3.3    自适应调制与编码    35
7.3.3.4    自适应重传    35
7.3.3.5    MIMO多天线技术    35
7.3.3.5.1    码字与层映射的关系    36
7.3.3.5.2    LTE的传输模式    37
7.3.4    附录1 LTE的一些浅显描述    38
7.4    LTE的物理层过程及关键算法    40
7.4.1    上行共享信道PUSCH    40
7.4.1.1    PUSCH的信道估计    41
7.4.1.2    PUSCH解业务映射模块    42
7.4.2    上行控制信道PUCCH    43
7.4.2.1    PUCCH接收整体划分    44
7.4.2.2    PUCCH的信道估计    45
7.4.2.3    PUCCH接收模块间的关系    46
7.4.2.4    上行信道编解码的补充说明    47
7.4.3    随机接入信道PRACH    48
7.4.3.1    PRACH的组成    48
7.4.3.2    Preamble序列的产生    49
7.4.3.3    随机接入的作用及其方案    49
7.4.3.4    终端发送PRACH过程    50
7.4.3.5    Prach的接收流程    51
7.4.4    下行共享信道PDSCH    52
7.4.4.1    PDSCH的发送流程    52
7.4.4.2    PDSCH的接收流程    53
7.4.5    下行控制信道PDCCH    53
7.4.5.1    PDCCH的发送流程    54
7.4.5.2    PDCCH的接收流程    54
7.4.5.3    PDCCH信道下行调度分配的DCI指示    55
7.4.5.3.1    DCI format1    55
7.4.5.3.2    DCI format1A    55
7.4.5.3.3    DCI format1B：    56
7.4.5.3.4    DCI format1C：    56
7.4.5.3.5    DCI format1D    57
7.4.5.3.6    DCI format2    57
7.4.5.3.7    DCI format2A    57
7.4.5.4    上行调度分配的DCI指示    57
7.4.5.5    功率控制分配的DCI指示    58
7.4.5.6    PDCCH的基本单元CCE    58
7.4.6    下行PBCH信道    59
7.4.6.1    PBCH的发送流程    60
7.4.6.2    PBCH的接收流程    60
7.4.7    PHICH信道    61
7.4.7.1    PHICH信道的发送流程    61
7.4.7.2    PHICH信道的接收流程    61
7.4.8    PCFICH信道    61
7.4.8.1    PCFICH信道发送流程    62
7.4.9    PCFICH信道接收流程    62
7.4.10    SRS过程    62
7.4.10.1    SRS的接收过程（基站侧）    62
7.4.11    上行信道的功率控制    63
7.4.11.1    PUSCH功率控制    63
7.4.11.2    PUCCH功率控制    6*
7.4.11.3    SRS功率控制    65
7.4.12    HARQ重传    65
7.4.12.1    Turbo码与HARQ之间的关系    65
7.4.12.2    HARQ检错技术    66
7.4.12.3    HARQ处理过程    67
7.4.12.4    HARQ的信号处理流程    68
7.4.13    终端对物理层的处理    69
7.4.13.1    终端发送整体流程    69
7.4.13.2    终端接收整体流程    70
7.4.14    基站对物理层的处理    70
7.4.14.1    基站发送整体流程    70
7.4.14.1.1    非波束赋形传输    71
7.4.14.1.2    波束赋形传输    72
7.4.14.2    基站接收整体流程    72
7.4.15    其它算法    73
7.4.15.1    终端相关算法    73
7.4.15.1.1    下行符号定时同步    73
7.4.15.1.1.1    定时原理    73
7.4.15.1.1.2    算法实现    74
7.4.15.1.2    同步信道辅助闭环频偏估计及补偿    75
7.4.15.1.2.1    载波频偏估计    76
7.4.15.1.2.2    载波频偏补偿    77
7.4.15.1.2.3    基于CRS的信道估计算法    77
7.4.15.1.2.4    基于DRS的信道估计算法    78
7.4.15.1.2.5    终端物理层测量    78
7.4.15.2    基站相关算法,    79
7.4.15.2.1    上行同步控制    79
7.4.15.2.1.1    定时检测    79
7.4.15.2.1.2    外环与内环控制    79
7.4.15.2.2    基站的测量    79
7.5    LTE系统开发简要说明    80
7.5.1    复杂通信系统的几个基本概念    80
7.5.2    LTE的软件框架    82
7.5.3    LTE高层算法    83
7.5.3.1    下行调度算法简介    87
7.5.3.2    上行调度算法简介    87
7.5.4    LTE芯片概述    87
LTE终端芯片设计概述    87
7.6    LTE基站芯片设计    8*
7.6.1    LTE基站基带芯片需求分析    8*
7.6.1.1    影响芯片构架的直接因素    8*
7.6.1.1.1    高阶调制技术    8*
7.6.1.1.2    载波聚合（CA）    90
7.6.1.1.3    Sniffer与空口同步    90
7.6.1.2    影响芯片构架的间接因素    90
7.6.1.2.1    双联接（U/C分离）    91
7.6.1.2.1.1    双联接的控制面构架    91
7.6.1.2.1.2    双联接的用户面构架    91
7.6.1.2.2    小小区开关及发现技术    92
7.6.1.2.3    自优化（SON）技术    92
7.6.1.3    需求小结    94
7.6.2    LTE基站芯片的参考构架    94
7.6.2.1    TI LTE芯片构架    94
7.6.2.2    Freescale LTE基带芯片构架    95
7.6.2.3    软基带构架    97
7.6.2.4    Xilinx 基带芯片构架    98
7.6.2.5    其它设计方案    98
7.6.3    LTE基带芯片设计参考    99
7.6.3.1    芯片整体框架    99
7.6.3.2    资源需求分析    100
7.6.3.3    L1（物理层）设计    101
7.6.3.4    L2/L3层设计    102
7.6.3.5    射频接口    104
7.6    基于ESL的LTE基站芯片开发流程    104
7.6.1    确定开发工作重点    105
7.6.2    LTE小型化基站架构设计    106
7.6.2.1    处理能力可伸缩的芯片架构    106
7.6.2.2    芯片构架说明    106
7.6.3    芯片的软硬件划分    107
7.6.3.1    LTE的功能分解    107
7.6.3.2    软硬件划分参考    108
7.6.3.3    LTE基带处理中的并行化分析    109
7.6.4    基于ESL工具的设计例子1    109
7.6.5    利用ESL生成LTE芯片的例子2    110
7.6.6    ESL芯片开发的几个关键技术    111
7.6.6.1    矢量处理器结构设计    112
7.6.6.2    矢量处理器指令集设计    112
7.6.6.3    核心算法并行化设计    112
7.6.6    基带算法矢量化设计    113
7.6.5    芯片实现流程    114
7.6.5.1    RTL级设计    114
7.6.5.2    功能验证    114
7.6.5.3    物理设计    115
7.6.5.4    芯片验证    115
7.7    LTE基于FPGA的基带方案    117
7.7.1    基站基带模块在LTE系统中的位置    117
7.7.2    基站基带模块的硬件架构    118
7.7.3    基带软件到硬件的映射    119
7.7.4    FPGA功能设计    120
7.7.4.1    FPGA内部功能划分    121
7.7.4.2    FPGA时序分析    121
7.7.4.2.1    上行功能与时序确认    121
7.7.4.2.2    下行功能与时序确认    123
7.7.4.2.3    PRACH时序分析    123
7.7.4.2.4    FPGA的接口设计    125
7.8    LTE典型基站产品内部结构解析    126
7.8.1    研究LTE基站产品的目的    126
7.8.2    基站内部结构    126
7.8.3    主板主要器件分析    127
7.8.3.1    射频板分析    128
7.8.3.2    电源供电模块    129
7.8.3.2.1    电源板    129
7.8.3.2.2    传输交换板    130
7.8.4    对基站芯片/FPGA开发的启示    131
总结    132

欢迎大家提出宝贵意见。

有兴趣的，可以在出版社同意后，提供部分样章试读。

希望大家多提宝贵意见。我每天都会关注大家的回复。谢谢大家。

抛砖引玉，献个书名：《无线通信IC设计：从原理到实现》。

个人认为 暂定书名 <<通信与IC设计>> 没有体现出 此书的独到之处
<<通信与IC设计>> 看起来 既包括通信设计, 又包括IC设计, 太过广泛
感觉 突出 IC设计 主题 和 实战经验  是 此书 的最大卖点
无线通信原理 已经有 Poor 和 Tse 的2本经典教材
<<深入浅出通信IC设计教程>> 或 <<通信IC设计教程>> 或 <<通信IC设计教程和实战案例>> 突出工程实践, 让读者眼前一亮, 容易吸引有志于开发通信IC的工程师们拜读大作
也可以去掉教程 <<深入浅出通信IC设计>> 或 <<通信IC设计>> 或 <<通信IC设计和实战案例>>
我在清华自动化系版的<2个研学论坛自动化技术讨论区>帖子回顾控制发展历史
用《控制演义》和《"小李飞刀"ＰＩＤ控制传奇》来吸引眼球.原创2篇文章的标题比较普通.
http://www.newsmth.net/bbstcon.php?board=DA.THU&gid=412114
※ FROM: 198.84.207]
※ 来源:·水木社区 http://newsmth.net·[FROM: 198.84.207]

提个建议，书名里带上“无线”，你的大部分篇幅都是无线通信系统的设计。

多谢！我会认真考虑的。

The art of IC design for wireless communications ---from building blocks to system

谢谢楼主，我已经记录。

通信系统芯片设计入门

谢谢你，名字记录了

请问书出版了没有

您好！书已经出版，书名为《通信IC设计》在京东淘宝均有销售！谢谢！

作者应该给前面热心提过建议的都送一本，不过分吧？

恭喜楼主的新书终于出版
https://detail.tmall.com/item.htm?id=530944581043&toSite=main
很高兴看到书名是我去年建议的3个书名之一, 见第18楼
也可以去掉教程 <<深入浅出通信IC设计>> 或 <<通信IC设计>> 或 <<通信IC设计和实战案例>>
事实上,就是将楼主最早的书名中的"与"去掉,突出IC设计
我只做过板级设计的产品.IC设计只停留在实验室学习,没机会做过IC产品
现在已经不涉及硬件,只做软件开发

不错的样子，买回来扫盲！

多谢大家的支持，希望大家多发表意见，也能从书中得到收获！