问一个CC卷积码的问题，附图

在数字通信中看到的卷积码结构，比如
        __________u1
      _/___|___|_
m--->|___|___|___|
       \_______|__u2
像这样的输入m，输出u1 u2
的卷积码编码器，3级
g=[1 1 1;1 0 1];
现在的程序对类似这种形式的卷积码都没有问题
但是附图中的卷积码器结构，是在第一级延迟之前就有个从输入直接连到输出的线路
这个时候生成矩阵该如何写啊，现在的程序都是对上面这种结构的，怎么改呢

晕哦建议回去学习示意图，这两个图是一样的。。。。。。

不一样啊
附图中有个不经过延迟的直接连接到输出端的路径
一般数字通信书上这种我手画的示意图
表示的是延迟吧……

哦，其实是一样的？
附图就是g=[1 1 1 1 0 0 1;1 0 1 1 0 1 1];?

呵呵，只是差一拍的延迟而已...
——你把前面电路的最后一个触发器看成是这个电路中的，就不难理解了..
.55