请教关于system generator的问题

12-16

我目前做的一无线通信中的算法，最终要实现在FPGA上。
我看到system generator是一个不错的工具，
但是用起来有几个问题，
1）使用simulink调用了自己编写的算法模块，不知道这样的模块是不是能够使用system generator进行生成相应的VDHL代码？ 2）system generator是不是只能调用Xilinx blockset里面的那些模块？
有经验丰富者，望不吝赐教

都得用那xilinx里面的模块重新搭。
另外，hdl coder好像也不错。