做编码的时候的碰到时序的问题,不知如何解决,请大侠帮忙出个
12-14
就是实现DVB-S的RS(204,188)的编码,功能已经实现,现在放到系统中,碰到这样一个问题,在同一时间段内输入是188个字节,输出是204个字节,通过对全局时钟进行分频得到两个时钟,但由于188和204不是整数倍的关系,采用了分数分频的思路实现,接下来就是一个问题了,时间长了之后,就出现了误差累加偏移(因为是分数分频),会引起取空输出,类似分数分频引起这种问题该怎么解决?
请大侠帮个忙,给点思路,我想过用锁相环来分频是否就会消除这种现象呢?还是由其他更实际的思路?
谢谢!
请大侠帮个忙,给点思路,我想过用锁相环来分频是否就会消除这种现象呢?还是由其他更实际的思路?
谢谢!
这个问题不应该出现吧,你的RS DECODER不可能是没有占空比的流输入和流输出。
是呀,RS decoder核心模块工作在高频时钟下,需要有start、dataoutstart(、dataoutend)信号,然后前后加FIFO或RAM实现乒乓操作。这个opencore上有个很好的RS译码verilog程序
中间加一个双口RAM/FIFO 之类的缓冲池,则只要维持整个链路采用相同的
帧时钟,就不会有什么问题了....
.134
我已经加了fifo,但是没有考虑到你说的维持链路的帧时钟相同。你说的这个思路很好,我改一下时钟控制,谢谢,版主出招一针见血,佩服啊,五体投地。。。。
相关文章:
- 怎么用NS看802.11中MAC层的时序?(05-08)
- DSP搭建的通信系统如何控制时序(05-08)
- TCM究竟是怎么编码的?(05-08)
- 最简单的适用于通信系统的前向纠错编码是什么?(05-08)
- 编码增益问题(05-08)
- 请教,比较前沿的编码理论有哪些呢?(05-08)
射频专业培训教程推荐