多个带500MHz的FPGA的AD 200MSPS采集前端，如何才能比较理想同

12-13

各位专家同学：多个带500MHz的FPGA的AD前端以200MSPS速率采集高频信号，如何才能比较理想同步？比如目标 |时间差| 小于10皮秒？如何设计这一分布式时钟信号？如果时钟信号的电缆在80厘米左右。如何使信号不失真的同时达到同步？多谢解惑。

工程上实现太难，校正吧