用平行耦合线设计的合路器为什么插入损耗很大？

05-08

求高手解答:
                用平行耦合线设计的合路器为什么插入损耗很大.我用的是1MM厚的RF4板,介电常数为4.3    设计的频率是1880-2025     2555-2635
我用平行耦合微带线设计的测试的回波1.18 ,隔离40  ,通带都很好.就是插入损耗很大有3.8dB (要求0.6dB ) ,请问是什么原因? (我用的是ADS优化的
ADS上优化的插入损耗只有0.5)     第一次设计微带合路器不懂求解答?！

微带的原本插损就不怎么好，FR4的板材对要求高的肯定差了。0.6的损耗最好是用腔体的来做

本来是用腔体做的,可天线研发的那边说什么要调相位,只能用微带的做,坑人.FR4的板才不行,那用什么样的板才插入损耗小?求教

不知道用2个带阻的微带线做的合路器可不可行?,用带阻的应该插入损耗小点的

学习。

损耗和线宽、板厚、介电常数都有关，你可以看看书分析一下，另外悬式和倒式结构也可以降低点差损

2G左右的FR4板子自身损耗都有近1dB了，换做rogers板子吧，另外阻抗匹配部分也要做好

rogers 的和tacony 的，性能稳定，比较好点，但是相对也贵点

平行耦合线做合路器，怎么做的，能简单发个模型么?ADS综合的?我使用的是开路微带线结构，因为调试起来比较容易点。

上一篇：带宽为100Mhz的滤波器
下一篇：带阻滤波器设计

射频专业培训教程推荐