FET 为何普遍承受栅极反向电压的能力不强？

12-13

比如手头有个 LDMOS，Vgs 的范围为 -0.5V － +11V，栅极正偏压能到 11V，反向偏压只有 -0.5V
又比如有个 Cree 的 HEMT，Vgs 的范围为 -10V － +2V，同样栅极正偏压能到 10V，反向偏压只能到 2V
这个问题很不理解了，影响 FET 对 Vgs 承受力的，不应该是栅极绝缘层的厚度吗，那对正负电压应该是一致的。为何会出现这种不对称的情况？

这个说的不是击穿电压。
拿你说的Cree的GaN HEMT为例，耗尽型器件常开，就是说在0V栅压下它就是导通的，只要加漏极电压就有电流通过；所以一般加合适的负压让其偏置在Class AB/B/C，很大的负压它才会截止；这里正压只能加到+2V，是因为再大的话沟道电流就太大了，管子可能就挂了。

我的想法，不一定对啊
MOS的击穿主要是在Vd高于Vg的某个值时会击穿栅氧
LDMOS的Drain做了处理所以Vd可以高于Vg较多，
但Source端没有处理所以Vs不能高于Vg太多
因此Vgs不能负太多

上一篇：求教搭微波系统的问题
下一篇：求推荐RF amplifier产品

射频专业培训教程推荐