请教一下全数字PLL
12-13
按照目前的半导体工艺,60nm CMOS,采用标准的数字集成电路设计+流片,能否作出适合RF应用的全数字PLL?
难了点,买ip更快
除了LC-VCO,其他模块完全没问题
全数字锁相环用于RF最大的难点不在于实现,而在于spur,高频信号到了digital,spur到
处跑,很难搞
TDC是最困难的,in-band的量化噪声很高,同样功耗下一般都做不过模拟的
TI那个做adpll的团队搞了那么多年,最后直接关掉了。。。
那个leader也去一个大学当教授去了,还到处当顾问
TI的最后也仅仅是用到Bluetooth等要求稍低的地方,对于celluar之类的,还是不行,听
说是spur的问题
相关文章:
- 如何用pll实现输入信号的8倍频?(05-08)
- 请教:用PLL实现FSK解调的问题 (05-08)
- PLL里的基准频率源怎么选择?(05-08)
- 谁给推荐一个频率较高的PLL,比如10GHz以上的... (05-08)
- 请假射频技术中的PLL和VCO(05-08)
- 有没有用在pll的单独的charge pump卖?(05-08)
射频专业培训教程推荐