出了去嵌，还有别的方式求出芯片输入阻抗吗？

12-12

测试的话测到的是芯片+PCB+SMA头之后的输入阻抗，现在想知道芯片的输入阻抗，想到的方式有两个，一个是做一堆校准去嵌什么的，感觉比较麻烦，也没有做过，另外一个是基于PCB的电气参数来做仿真，觉得也不太准确，大家有什么好的方法没？

就做简单的De-embedding，用SOLT方法，很容易的，精确度还可以。更简单的
用软件算，需要知道open,short,load的寄生电容电感等，结果还可以接受，用来软件做匹配没问题。仿真的话比较麻烦，主要是SMA的模型S参数要是知道好办，我试过用hfss仿真SMA+PCB 微带线的S参数，用软件算de-embedding,有些应用符合的很好，有些
时候结果不行。

   最精确的方法是在同一块板材上设计TRL校准件，详细设计过程
   可以参阅：怎样设计和验证TRL校准件及具体过程
             www.eepw.com.cn/article/80018.htm

是否意味着我需要另外做四块PCB，分别SOLT?

   你可以在同一板材上设计SOLT，通常频率在3GHz以下。
   原因是要在板材上设计一匹配性能良好的高频负载(Load)
很不容易，另外需要板材的介电常数在整个设计频段下保持
恒定（传输线的特性阻抗跟介电常数有关）
   还有，Open的边缘电容效应不好定量化，Short接地的过孔
是激光打孔还是普通装孔都会影响很大。
   正因为这些原因，业界普通设计TRL校准件来解决高频下SMA头
+传输线的影响，把校准面从SMA头延伸到晶体管的引脚处。

不需要吧，看你的要求了一般测输入阻抗只需要在PCB参考平面处留下一个位置能够放置
一个器件或者两个(做并联用)到地，比如短路(一个0 ohm电阻或者并联的两个)，开路
就不用了；load也只需要一个(50 om或者并联的两个100 ohm)的。

TRL校准是正解

Ok，我大概明白这个意思了，在测量了open, short ,load的S参数后，我还需要解一些列方程才能得到芯片输入阻抗，然后在得到了芯片输入阻抗之后我还需要基于测量结果再在PCB上做阻抗匹配，这些应该都有软件可以直接搞定吧？

恩，我也看了你推荐的那个文章，没太看明白...TRL的校准件是不是做起来比SOLT麻烦？
我现在就是不想再做板子，按照另一位哥们的说法，如果是SOLT，我都不需要再做板了，比较方便。

ads is enough
.74

上一篇：麻烦推荐一款射频信号放大（PA）芯片
下一篇：请教正交耦合器的实现问题

射频专业培训教程推荐