请教下SDRAM阻抗匹配
05-08
最近买了一个2440ARM开发板,看上面用到的SDRAM(海力士的芯片)数据线,地址线和时钟都没有串联或者并联做阻抗匹配,我找到这个SDRAM datasheet,上面也没有提到阻抗匹配的要求。可是我在网上看,很多人都说SDRAM需要用串联或者并联的电阻做阻抗匹配,请教下有经验的同仁,这个阻抗匹配到底一般在多高频率需要,如果需要的话,这个匹配阻抗值大小又从哪里得到,还是大家凭经验用一个值(很多人推荐是20~30欧姆),这个问题困扰了很久,谢谢指教!
现在没什么平台方案的sdram与cpu对连还需要串连电阻的,建议参考一下cpu厂商的设计资料,内存芯片厂不会跟你讲这些,一般只要把差分线的阻抗做好的就可以了,一般没问题。建议不要自己拉线,频率跑不上来,跟走线和驱动有点关系。
是的,在手机平台上我也很少看到要在DDR上串联电阻的,并联的倒是看到过一款。现在主要是要开发一个ARM板,对阻抗匹配这块没有把握,如果加电阻匹配的话,布线显然很复杂很多,并且也不知道如何确定这个阻抗值大小。不加的话,又担心信号质量不好,所以很矛盾。
你做块板子,参考走线资料都没有,系统不稳定频率跑不上来后面怎么弄?哥们在小公司服务吧,不然可以找大厂要资料的,什么类型的都有,小公司嘛,技术支持不到位。都是利益。
SDRAM内部有许多寄存器可以配置,ODT配置是不是能够消除一定的反射?阻抗匹配也是为了消除反射吧。
相关文章:
- 求教:如何做阻抗匹配?(05-08)
- 如何进行阻抗匹配设计(05-08)
- 阻抗匹配(05-08)
- 阻抗匹配有什么具体的作用 啊?(05-08)
- SDRAM设计请教(05-08)
- Mobile SDRAM 和 SDRAM区别在哪里?(05-08)
射频专业培训教程推荐