阻抗匹配
05-08
有个阻抗问题一直没太明白,特请教下:
1.图片的输入端会并52.3欧串1K欧,这样输入阻抗会与前级的50欧匹配,芯片的DATASHEET上标识的输入阻抗为33K欧,但实际制板时,微带线或带状线会怎么控制呢,射频电路一般按50欧去控制,基带电路呢,串1K欧的电阻会不会造成阻抗不匹配?
2.图片输出端是串475欧并54.9欧,阻抗也为50欧,输出端为啥么不继续按输入的匹配方案串1K欧并52.3欧?
1.图片的输入端会并52.3欧串1K欧,这样输入阻抗会与前级的50欧匹配,芯片的DATASHEET上标识的输入阻抗为33K欧,但实际制板时,微带线或带状线会怎么控制呢,射频电路一般按50欧去控制,基带电路呢,串1K欧的电阻会不会造成阻抗不匹配?
2.图片输出端是串475欧并54.9欧,阻抗也为50欧,输出端为啥么不继续按输入的匹配方案串1K欧并52.3欧?
小编你好,我觉得你说的52.3欧姆1K欧姆等其他阻值应该不是阻抗匹配用的,至少不是射频中的那种阻抗匹配。
这个数值你得自己实际测量让后计算的,参考设计中的是理想状态,这种放大电路的参数得实际计算才能减小误差,给出的参考毕竟只是参考而已,有兴趣你自己动手算算呗。
不懂,学习
相关文章:
- 求教:如何做阻抗匹配?(05-08)
- 如何进行阻抗匹配设计(05-08)
- 请教下SDRAM阻抗匹配(05-08)
- 阻抗匹配有什么具体的作用 啊?(05-08)
射频专业培训教程推荐