请教:open drain引脚上来电压的问题
05-08
IC的工作电压是3.1V,现其有个GPIO是open drain,请问该GPIO口外面的上拉电阻的电压可以小于3.1v吗?
DVP, 所接IC的VIH(MIN)+0.3V 差不多了吧
这个没关系吧
开漏上拉电压取决于与IC内部MOS管导通时,你输入的这个电平对IC来说是不是一个稳定的有效电平
3.1V工作电压的IC并不代表你IO输入的电平必须是0.7*VDD(CMOS)才认为是高,这个要去看你芯片spec怎么定义的这个pin脚电压范围,如果IC内部经过分压给这个GPIO的电压域为1.8V,那你加3.1V上拉就过了吧,,,
纯属个人看法,,,
我的理解是可以满足正常的逻辑就好,比如你可以看看IC的高电平最低输入电平为多少,如果为0.7*VDD(3.1V)=2.17V,这样外面的上拉对应的电压大于2.17V,基本就可以满足。仅供参考。
MOS管分为源级S 漏极D和栅极G,一般VGS是作为MOS管的工作区域设置的,而VDS则表示了你对应的输出电压或者说电流等级,所以这个上拉对应的漏极D还是要跟你IC的工作电压相对应的。或者用最粗浅的判断办法,你上拉多少电压,那么你这根线上的电压等级就对应这个上拉电压了,当然要跟IC工作电压要求相对应。
你的IC工作电压是3.1V,指的是IO电压还是系统?这个上拉电源的选择主要是和IO电压及芯片逻辑门限相关的。
相关文章:
- 请问防止芯片引脚电流倒灌有什么可行办法?(05-08)
- 再谈LDO的EN引脚的处理!,请各位赐教,谢谢.(05-08)
- MTK平台GPIO引脚的地址?(05-08)
- Camera 按照引脚定义来划分有几种分类(05-08)
- 请教6305和6318中,关于"SIM_SEL"引脚之区别(05-08)
- MT6250做双屏项目两个屏幕的片选脚连接到CPU的那些引脚(05-08)
射频专业培训教程推荐