官方淘宝店 易迪拓培训 旧站入口
首页 > 手机设计 > 手机硬件工程师交流 > ESD保护中压敏电阻的容值如何选择?

ESD保护中压敏电阻的容值如何选择?

05-08
在MIC和SPK电路中ESD保护用压敏电阻,但是压敏电阻的参数中有容值的大小,查过资料只是知道低频电路选择大电容的,高频电路选择小电容的,但具体电路的频率和选择多少容值的压敏电阻有固定关系吗?比如什么公式之类的.请高手指点一二啊!万分感激!

以下是我学习的成果,大家一起进步,希望高手指点.
旁路电容充当的是滤波器的角色。
既然目标是要滤除电源上所有AC 成分,似乎电容越大越好,这样可以降低
阻抗,但实际上电容并不具有理想特性。
电容所需的焊盘及引线会产生电阻和电感,因为这些寄生元件与电容串联在一起,所以把它们叫做等效串联电阻(ESR)和等效串联电感(ESL)。
因此电容就是一个串联谐振电路,FR=1/根号(LC)(符号打不来),频率低于f R 的是容性的,而高于f R 的是感性的,因而电容与其说是高阻滤波器,还不如说是带阻滤波器。所以电容都有一定的工作频率范围.
系统不仅有高频噪音,而且还有低频噪音,我们希望能扩展这个范围,具体可通过将大电容、小ESL 器件与较小电容、极小ESL 器件并联来实现。这种方法可以大大扩展有效的滤波频率范围。

看看以前的教科书应该有吧,就是模拟电路三极管的节点电容吧

我肯定是自己查找后没找到才会发帖问的,我找了很久都没有找到相关资料,还有比如说去藕电容一样,基本上相关资料都只是说用0.1UF的去藕电容,但都没有说明为什么是0.1UF的,0.1UF是怎么计算出来的,请高手门指点一二.

关注, 同样关注~~

在手机音频部分用主要是防止900MHZ和1800MHZ的射频干扰,一般用10PF和33PF的电容就好了,压敏电阻的使用就是要考虑这个因素,如果你选的容值过大,会影响音频曲线.

楼上的能不能讲的更清楚一点啊,谢谢了.有具体的公式什么的么?之前看过一个帖说音频电路串联电容的计算的公式是F=1/(2*PI*R*C),那这个有没有类似的计算方法?

压敏电阻的自身电容最大也就是几百pF,MIC的输出阻抗在2K左右,SPK的阻抗只有几欧,根据F=1/(2*PI*R*C),这么小的等效电容不会影响音频频响。如果存在静电问题可以放心大胆的加上去。
三楼“就是模拟电路三极管的节点电容”我认为不对。

看来大家都没有能够回答搂住的问题,搂住是问在电路应用中怎么选择用电容值多大的压敏电阻.
3p.33p,还是50P,是根据经验和感觉还是有判断的依据?

成本选料考虑50p 通杀(如果数字线注意成对的使用,不要有的有,有的没有),重要线接口线换成EMI 滤波器。
ESD处理 我感觉最重要还是要前期结构规避和遮挡,PCB layout 一定有良好的大面积接地,保证易受静电迅速的泄放途径。压敏只是以防万一,不能当作救命稻草来考虑。
曾经有看过某韩国的机子一个压敏电阻都没有用过,可见结构保护之周全。

to amoy26
成本选料考虑50p 通杀
是什么意思?

一般来说音频部分选几十到一百pf的压敏电阻即可,非高速数据线附近用33pf的,usb数据线 10pf以内的。

to benny_lan
这么说就是根据经验来的咯

主要根据你要保护的信号的频率决定的,电容大了容易影响正常的信号传输,电容小了tvs或者VCR会比较贵,增加成本。

回复11楼,
通杀的意思是:整机所有 压敏电阻,只用一种规格50p。

LZ既然要用压敏电阻就问厂家要一张表格,关于速度和容值的关系,对于一定的数据,给出了一定范围的容值.
当然,有些地方还是要考虑边上已有器件的影响.LAYOUT对ESD的作用非常明显.结构、板子没做好,放再多的VARISTOR、TVS都是无效的.

谢谢 amoy26 和 liangq

关注, 同样关注

还是我来解释这个问题吧。
ESD的等效电容就相当于信号线上并个电容到地。这样带来的影响就是使得信号的上升沿变缓。
每个电路都会对时序有一定要求的,即对信号的上升沿有要求。所以这个电容的大小原则上是不能使信号的上升沿时间超出时序的要求。
对于音频电路,由于频率很低,几乎所有的ESD都可以使用。目前大部分的ESD器件最大的等效电容应该是在300p左右。
对于低频的由于频率很低,几乎所有的ESD也都可以使用。
但对于高频信号线如USB的D+/D-,2.0的频率为480M,而且是有眼图的要求,如果用30p以上的ESD器件,基本上眼图就达不到USB标准的要求了。
所以电容大小的选择是根据信号对上升沿时间的要求来定的。建议大家多用示波器多实际测量一些信号以及时序。

楼上的讲的很好!我已经清楚了.

压敏电阻有个频率衰减曲线,参考一下就可以了。

我在这里说一下,(注:之前听一个朋友讲的)频率的选择是根据公式F=1/(2*PI*R*C)来算的。但是F一般去信号传输频率的倍频,即2倍。R一般去50ohm,因为CMOS器件的输出阻抗一般是50ohm。根据这个公式算下来,USB2.0频率按照480Mhz,C应该去3.3pF的电容。

寒一个整机50P通杀............... 估计不少BUG就是这么杀出来的,机子的各项性能也被杀掉不少

公式应该就是2PRC.
但是好像感觉结果不是很一致.
我以前看过的经验值是
传输速率大于75M、频率大于150M、最好小于1p
传输速率30~75M、频率60~150M、最好小于3p(1~10?)
传输速率0.75~30M、频率1.5~60M、最好小于50p
有点严格了.再小了就没有什么限制了.
对usb来说、usb1.1没什么特殊要求、USB2.0就不行了.高速时3p的眼图就很差了.0.05p时影响很小.
因为低速1.5MNbps、全速12Mbps、高速480Mbps
另、c就是结容量.由雪崩结的横断面积决定.通常在特定条件下频率1MHZ时测得.
容量大可通过电流大.但是太大影响数据和信号的传输.所以要平衡考虑.
也有说line capacitance的.
主要还是看对数据线的传输速率和信号的频率的影响.
容值大了眼图会变的很差.
音频频率不高.应该没什么吧.小于50p应该没什么
当然、压敏的容值不能做到很小.高速的时候就用tvs了
tvs的优势在于电容值小、响应快、抗冲击性好寿命长
压敏电阻价格有绝对优势.
有不对的地方请见谅.仅供参考.

thank you

Top