VDD输入悬空有问题吗？
05-08
举例说明：
在某IC中有两个独立的模块A、B
分别由VDDA和VDDB供电
目前我只用到A模块，当然VDDA必须供电
VDDB通常不供电，这样VDDB可以悬空（只有去耦电容存在，即处于不定态）吗?
还是需要电阻下拉到地?
在某IC中有两个独立的模块A、B
分别由VDDA和VDDB供电
目前我只用到A模块，当然VDDA必须供电
VDDB通常不供电，这样VDDB可以悬空（只有去耦电容存在，即处于不定态）吗?
还是需要电阻下拉到地?
如果b模块有数据线什么的和别的共用，肯定不行。
有去偶电容存在还叫悬空吗?
既然不用直接悬空就行了吧，什么都不用接。
相关文章：
- 高阻和悬空有什么区别(05-08)
- 请教LDO或者MPU的Enable脚悬空的后果(05-08)
- AGND和DGND的连接, AVDD和DVDD的连接 设计请教？(05-08)
- 高通6085，VDD有输入，VMSMC没有电压输出？(05-08)
- 关于 FM 芯片 供电能否由 VDD提供(05-08)
- VDD_SIM的快速放电(05-08)
射频专业培训教程推荐
