Transceiver和PA之间的电容电感是什么作用?是用来阻抗匹配还是滤波的
您说的匹配是如何完成的?电容电感的值是如何确定的?谢谢您能解答我
不全是隔直吧,我们调试中经常会把那个33pF或者100pF的电容换成电感,可能会改善功率输出的平坦度。
匹配和隔直吧
收发器到PA会有逻辑控制线路和RF输入线路,逻辑控制线路上会有滤波电容,如果是GSM的PA,RF输入一般是用电阻组成的衰减网络,如果是WCDMA功放,之间会有TX SAW和匹配网络。
Matching DC-Block Low Pass Filter 都有可能啊
XCVR到PA这边的讯号 有可能因反射而打到VCO 导致Frequency/Phase error
这时就要调Matching 减少反射量
如果XCVR的非线性效应 导致有DC-offset流出
这时就要加DC-block 否则DC-offset流入PA
会让PA线性度下降 导致Tx Performance都打折扣
当然 如果PA内部已有内建DC-Block 那就不需要加
若传导谐波太强 可在此处设计一个Low Pass Filter
在PA输入 先将谐波砍掉
至于值如何确定的? 用Smith Chart Tune出来的啊
这个模拟再准 还是要靠实际调试
想办法让它接近50奥姆就对了
6楼正解!
厲害~
默默回帖赚币!
第一个PA的输出匹配
即PA的LLoad-pull
加对地电感 => Load-pull变了 => PA线性度下降 => AM-PM变差 =>相位误差Fail
第二种 加对地电感 => PA output的反射变大 =>进而干扰到VCO =>相位误差Fail而干扰VCO的路径,多半两种。
一种是PA output的反射 Couple到邻近的Trace
再间接Couple到VCO的邻近Trace
最后再Couple到VCO
应该是滤波和匹配,如果滤波不好,PA output反射讯号辐射打到VCO,会导致Frequency和Phase error FAIL
ddddddddddd
顶起我顶
VCO pulling
dc-offset
attenuation
LPF
impedance
又见cirterion大神
看看。。
如果盖上屏蔽盖导致相位误差变大,可以通过哪些方式改善呢
学习啦
加强屏蔽盖的接地
谢谢criterion大神的回复。
我们做的是模块,使用的是一件式屏蔽罩,请问要如何加强屏蔽盖接地呢?
另外并不是整体相差变差,而是PCS1900的高信道相差变差,从3-4度变到15度左右。
學習中
小手一抖,R币到手
VCO pulling
gooooooooooood
gooooooooooood
gooooooooooood
gooooooooooood
厉害了
相关文章:
- 接收信号之间跨接的电感的作用(05-08)
- 请问26M晶振的内部电容,电感参数。(05-08)
- 问个电感的问题(05-08)
- 请问电感,电容那个贵?(05-08)
- 电容或电感可以抑制共模信号吗(05-08)
- AD6848+6225 6318用背光驱动,加了1UH电感和大电容 调整谱,开关谱还是超了。。。(05-08)