请教关于ACLR的一个问题

1. 当你输出功率太大 会使PA操作在饱和区 产生非线性效应



而非线性效应，会衍生许多噪声，例如 DC Offset，谐波，以及IMD (InterModulation)，如下图 :



而三阶的IMD，即IMD3，其带宽会是讯号的三倍 因此会使两旁频谱上涨



而IMD3 又牵扯到IIP3 IIP3越大 其产生的IMD3就越小
所以简单讲 ACLR就是TX电路IMD3的产物
测ACLR 等于是在测你TX电路端的IIP3



由上式可知 如果输入功率小 使PA操作在线性区
或是这颗PA的IIP3够大 那么ACLR就可以压低


2.
另外 厂商多半会有PA的Load pull图



由上图可知 ACLR跟耗电流是Trade-off
这是因为PA的线性度与效率 是反比的
你ACLR要低 那就是IIP3要高 线性度要好 因此效率就低 耗电流就大
反之 你要耗电流小 那就是牺牲线性度 ACLR就会差
所以一般而言 调PA的Load-pull时 多半就是调到最常用的50奥姆
以兼顾ACLR跟耗电流

3. WCDMA的TX是BPSK调变 非恒包络
因此其PA须靠Back-off 来维持线性度
当然 Back-off越多 线性度越好(但耗电流也越大)



而WCDMA的方块图如下



PA输出端的Loss 例如ASM, Duplexer, Matching, 走线的Insertion Loss
统称为Post Loss
如果你要达成Target Power(例如23.5 dBm)
一旦Post Loss越大 意味着你PA的输出功率就越大 如下式跟下图 :






如果PA输出功率打越大 那就是Back-off越少 越接近饱和点
当然其线性度也越差 其ACLR会跟着劣化


4.



由上图可知 PA的input 同时也是DA(Driver Amplifier)的Load-pull
如果PA input的阻抗 离50奥姆太远
亦即此时DA的线性度不够好 ACLR就差
加上PA是最大的非线性贡献者
如果PA input的ACLR已经很差 那么PA out的ACLR 只会更差
一般而言 一线品牌大厂，其PA输出端 正负5MHz的ACLR，
都要求至少-40 dBc，



亦即表示PA input的ACLR 至少要小于-50 dBc
(由于DA的输出功率 远小于PA输出功率 因此ACLR也会来得较低
再次证明ACLR与输出功率有关)

5.
LO Leakage跟DA产生的2倍谐波，有可能会在PA内部，产生IMD3
进而使ACLR劣化。



所以若在PA前端，先用SAW Filter把2倍谐波砍掉，
可降低其IMD3
进一步改善ACLR。

而若滤波器的陡峭度越好，则越能抑制带外噪声，
因此理论上，使用BAW的ACLR，会比使用SAW来得好。



而FBAR的带外噪声抑制能力 又会比BAW来得好




当然，有些平台，在PA前端，是没加SAW Filter的。
而拿掉SAW Filter之后，其ACLR也不会比较差。



这是为什么呢?
其实由以上分析可以知道，PA前端的SAW Filter，之所以能改善ACLR，
主要原因是抑制Transceiver所产生的Outband Noise(包含谐波)。
换言之，倘若Transceiver的线性度够好，
所产生的Outband Noise很小，其实PA前端是可以不用加SAW Filter的，




但要注意 虽然PA前端的SAW Filter可抑制带外噪声，改善ACLR，
但若其PA输入端SAW Filter的Insertion Loss过大
意味着DA需打出更大的输出功率 以符合PA的输入范围
(若低于下限 则无法驱动PA) 如下式 :



而不管是PA, 还是DA, 若输出功率越大，则ACLR越差， 如下图 :



若DA输出功率大 使得PA输入端的ACLR差
那么PA输出的ACLR 肯定只会更差
当然 若用FBAR 既可抑制带外噪声 Insertion Loss又小 是个风险低的方案
但成本不低

6. 由下图可知 Vcc越小 其ACLR越差



这是因为 放大器在闸极与汲极之间，会存在一个既有的寄生电容，又称为米勒电容，即Cgd,
如下图 :




而当电压极低时，其Cgd会变大。




上式是Cgd的容抗，当Cgd变大时，则容抗会变小，
因此部分输入讯号，会直接透过Cgd，由闸极穿透到汲极，即上图中的Feedthrough现象，导致输出讯号有严重的失真
简单讲 低压会让PA线性度变差
因此若Vcc走线太长或太细 会有IR Drop 使得真正灌入PA的Vcc变小
那么ACLR就会差

当然 除了PA电源 收发器的电源也很重要
否则若DA的电源因IR Drop而变小 使得PA输入端的ACLR变差
那PA输出端的ACLR 只会更差



7. 在校正时 常会利用所谓的预失真 来提升线性度



而由下图可知 做完预失真后 其ACLR明显改善许多
(因为提升了PA的线性度)



因此当ACLR差时 不仿先重新校正一下

8. 一般而言 PA电源 是来自DC-DC Converter
其功率电感与Decoupling电容关系如下 :



由于DC-DC Converter的Switching Noise 会与RF主频产生IMD2
座落在主频两侧



虽然IMD2的频率点 只会落在主频左右两旁1MHz之处
理论上不会影响正负5MHz的ACLR
但因为一般而言 DC-DC Converter的Switching Noise
其带宽都很宽 大概10MHz
因此上述IMD2的带宽 分别为5MHz与15MHz
(WCDMA主频频宽为5 MHz)
换言之 上述的IMD2 是很宽带的Noise
故会影响左右两旁正负5MHz的ACLR

因此 如果能有效抑制DC-DC Converter的Switching Noise
便可抑制其IMD2, 进一步改善ACLR
故可利用磁珠或电感 来抑制DC-DC Converter的Switching Noise
如下图 :



我们作以下6个实验





就假设DC-DC Switching Noise为1 MHz
我们可以看到 在Case2, Case3, Case4
其1 MHz的Insertion Loss都变大
这表示在DC-DC与PA的稳压电容之间 插入电感或磁珠
对于Switching Noise 确实有抑制作用
而由下图可知 其WCDMA的ACLR 也跟着改善
由于Case 3的Insertion Loss最大 因此Case 3的ACLR也确实改善最大





9. 承第8点 DC-DC Converter的稳压电容 与PA的稳压电容
绝不可共地 因为该共地 对DC-DC Switching Noise而言
是低阻抗路径 若共地
则DC-DC Switching Noise 会避开磁珠或电感
直接灌入PA 产生IMD2 导致ACLR劣化
换言之 共地会使第8点的磁珠或电感 完全无抑制作用



而功率电感, 磁珠或电感的内阻 也不宜过大 否则会产生IR Drop
使PA线性度下降 ACLR劣化


因此总结一下 ACLR劣化时 可以注意的8个方向
1. PA输出功率
2. PA Load-pull
3. PA Post Loss
4. PA的输入阻抗
5. PA输入端的SAW Filter
6. Vcc的IR Drop
7. 校正
8. DC-DC converter Switching Noise


其他详细原理 可参照





在此就不赘述

基本是跟pa有关。pa的loadpull就有专门针对这个来调试的

ACLR，是验证发射机线性的指标。线性越好，该指标越好。因为非线性会在Tx内产生调制产物，产生谐波和杂波。多调PA前后的匹配。tx saw前后是改善transceiver的线性，PA前后是改善PA的线性。不过一般IC厂该指标做得很好了，加上大功率更容易出现非线性，因此Pa output调的更多。

"2:PA output matching"
在实际应用中这个可能体现的更多一些。

1:tx saw input and output matching, spur rejection
2:PA output matching

6楼分析的很全面，受教了。

谢谢了

膜拜6楼大神

好帖子

是新手，现在还说不是特别懂，但是遇到大神很开心

谢谢6楼的大神无私的奉献，小弟向你致敬

深度好文，看的很爽

Criterion分析得真透彻。

好详细，学习学习

6楼大神

新手刚学习LTE，看了还不是很明白

这个处处都要银币的时代，不得不弄个牛B的数字来显眼，于是我抄下了这段话，专门用来回帖，好让我每天有固定的积分收入来为学习作准备

膜拜大神啊。
有一点糊涂地方：IMD2 是指2ed order intermodulation product ?但里面提到是载波把电源开关噪声调制到载波附件，这个不叫IM把?应该是交叉调制cross modulation 吧