如何走线能够提升频率误差

小编是龙尚的吧，高温差的话，看一下XO GND的下地位置吧，而且除了下面净空，其它所有层能打孔就打孔到主地提升散热性能

我想问下常温下频率误差是多少，你使用的晶体/晶振带温补吗?
一般这种与温度相关的问题，首先要确认你的晶体/晶振离热源（PA，CPU等）的距离，晶体/晶振净空区GND掏了几层?如果离热源近，尽可能的多掏几层地。另外：如果频率误差向一个方向偏，可是尝试调试负载电容，使之往反的方向偏。

常温下频率误差只有5kHz，我们用的是宽温晶体。
因为模块面积小的原因，所以晶体靠近CPU会偏近一些。
净空的GND 掏空了一层，多掏几层不会有什么其他影响么?

自己顶

自己再顶

走线上，注意保护xo时钟走线，PLL供电电源线，这俩个对频率误差影响较大，
布局上，晶振位置尽量远离其他发热芯片，xo出来的线可以的话尽量细点，减少热传递。
结构上，多增加散热处理吧。

确实说得对，这样估计是可以解决

谢谢！

多谢！