现在做LDPC/RS/BCH的硬件编码还有意义么？

最近在做基于FPGA/ASIC的LDPC编解码，之前已经利用FPGA实现了RS(255,239）、RS(255,223）以及BCH的编解码。
想了解下现在做这些还有具体实际应用需求么？还是已经都被大伙掌握了，只是重复劳动？

确实是重复劳动

RS没有免费IP核？

LDPC 还是有很多搞的。。
特别在ＳＳＤ控制器上。。

兄弟了解对于SSD上用的LDPC有哪些具体需求么？
我们能一起合作？

额，我是初学者哈。可以向你学习哈。。
1. LDPC 在 SSD控制器中
因为Flash的密度变高(SLC -> MLC -> TLC)，原始比特误码率变高。所以需求很大哈。传统硬盘都是用BCH的。
产业界：而且我以前实习的公司，做SSD控制器的。现在已经被美光收购了。他们突出的亮点就是ECC（LDPC），Marvell、LSI.... 而且貌似硬解码都是通过BCH实现的，因为不需要迭代，延时小。。感觉像BCH + LDPC 。。
学术界：有很多论文。你需要可以给你一些。
e.g. https://www.usenix.org/conference/fast13/technical-sessions/presentation/zhao

2.Polar码
此外关于信道编码，还有Polar码可以研究：
通信行业还有就是5G白皮书中的Polar码，提出还没几年。。。。
也有各种论文哈。。

话说兄弟你的ID，不是CPU模拟器的名字吗？
对计算机体系结构也有些研究？
哈哈。。

兄弟看来研究蛮厉害啊
我之前是做光纤传输，做了RS算法，用RS(255,239)和RS(255,223),我都是用硬件实现的，也就是在ASIC芯片里面做的（我做过一段时间的ASIC芯片开发工作）。
现在在研究SSD，发现里面一般说用LDPC比较好，原因也就是你说的，现在TLC一般的擦写次数也就1000次，容易出现误码。但我看了LDPC，发现其有一些迭代过程，所以就不是很搞得懂怎么做了，毕竟用硬件做迭代的代价是很大的。
至于BCH用硬件实现起来还是很容易的。
我这边一般是用C先写验证程序，然后用Verilog实现。
可以多交流。

这也被你看出来了？
我之前就是用simple scalar做体系结构的，关注了分支预测、cache管理和功耗的，不过现在大伙都用GEM5了，我落后了~~~

几位大神，可以聊聊这方面么？

channel cording 现在主要是实现架构方面的问题吧， 理论上没啥做的了。

你在那个行业啊   我们单位后边应该会需要这样的  方便可以介绍下你做过的项目和联系方式
以后有需求我联系你

你想要啥？ 说来听听

ldpc在无线场景下为了支持大范围的码长和码率需要对矩阵进行特别设计，牵涉硬件实现方面的能效和面效。当然这么强悍的矩阵设计本身也有好多可以干的  
  

请教下，RS 硬件（FPGA）编码是以字节为单位么？
比如，RS(255,239）是将239个字节编码为255个字节么，有限域大小是GF(2^8)？

见过用rs做ecc的，100g以太网协议也是用rs做fec