@DrWolfII ：在你司推广一下 44032 中的 移位多项式基来提升

2016年9月，第二大存储厂商美光科技为其包括3D XPoint内存（Intel-Micron）在内的
下一代存储器设计了全新的BCH解码器[1]，该并行解码器的核心技术是采用有限域
GF(2^n)上的移位多项式基来降低乘法运算的门延时[2]，从而提高解码速度。
与音视频信号处理最终分解为实数域上的加减乘除运算一样，大多数有限域GF(2^n)纠
错码的处理，例如RS，BCH和LDPC等，最终分解为GF(2^n)上的基础运算：加法和乘法。
对纠错码中常用的n小于10的情况，与传统并行多项式基乘法器相比，移位多项式基乘
法器的理论电路门延时可减少约20%，因此，换用并行移位多项式基乘法器可以提高所
有基于GF(2^n)的解码器的速度。下面以GF(2^3)为例说明移位多项式基乘法器的优势
（详见pdf文件）：
GF(2^3)并行多项式基乘法器的延时为：1个与门（乘法AND）延时和3个异或门（加法
XOR）延时，或TA+3TX。
并行移位多项式基乘法器的门延时为 TA+2TX，比多项式基乘法器节约1个XOR门延时，
或33%。
对于美光P. Amato等在GF(2^9)上所设计的可纠3错的BCH解码器，总体解码约可加速
10%。
结论：对于采用门电路所实现的各类有限域GF(2^n)上的纠错码，只要编解码过程涉及
到域GF(2^n)中的乘法运算，均可采用移位多项式基来提升性能。当有限域GF(2^n)由
f(u)=u^n+u^k+1生成时，目前最快并行多项式基乘法器的门延时为TA+[log2 (2n+k-
2)]TX，而并行移位多项式基乘法器的门延时为TA+[log2 (2n-k-1)]TX，其中[]为上取
整；两种乘法器的电路门数量相同。    移位多项式基没有专利。
樊海宁  fhn@tsinghua.edu.cn
[1] P. Amato, S. Bellini, M. Ferrari, C. Laurent, M. Sforzin and A.
Tomasoni, “Fast Decoding ECC for Future Memories,” IEEE journal on
selected areas in communications, pp. 2486-2497, Sep. 2016
[2] 樊海宁、戴一奇, “Fast bit-parallel GF(2^n) multiplier for all
trinomials,” IEEE Transactions on Computers, pp. 485-490, Apr. 2005

好的，我有空研究一下。我就是2012实验室的。

香农实验室在2012里是干嘛的？

计算，体系结构，操作系统