MT6572 PCS相位误差偏大的问题

频率误差有变差么?只有个别点变差，还是隔几个点就跳一下?

顶顶顶，快来高手指导下，想看看这玩意性能如何啊

你试着把MT6166 B11脚的滤波电容换小点看会不会，还有传导测试的时候，把功率打到低功率档位测试看看，像这种还有就是改1800到PA的匹配电路，试着换到地的电感，多大值要慢慢测试才知道，看一下PCB的TX发射功率到进入PA的这一段线，有没有作阻抗，有没有包地，再就是看6166的供电有没有和天线的走线交叉

你这个是传导测试还是耦合测试出来的呀

同意4楼兄弟的说法。

PCS所有频点都偏大，靠近512信道更严重，DCS靠近885信道也偏大，不加屏蔽盖正常，加上后偏大，是不是哪里干扰了呀?试过贴吸波材料，没什么效果，降低PA的输入端功率有所改善，但是没有彻底改善。

貌似是MTK平台性问题，咨询下MTK，看是否有解决方案，免得走弯路。

是耦合测试吧，应该是什么东东干扰了，要找干扰源了。不加屏蔽盖正常，正常的值大概是多少，我们一般正常测的高频值一般在60~80Hz

屏蔽盖高度不够可能就有你这个问题，尝试加高一下屏蔽盖的高度。

小编,请教一下,调试的时候有没有出现MT6166没有输出的情况

我指的是TX

小编,你们TD校准可以了吗?

屏蔽盖不够高会影响高频相位误差，提高屏蔽盖，或在屏蔽盖上开孔。

之前在

有分享一些心得

一些可能原因
1.天线Matching改变Load-pull


若板测就略超
所以可能板测时的Load-pull就没有很好
导致PA线性度不够 AM-PM不好 所以已经有Phase error

而装上天线后

此时天线的Matching 也算在Load-pull里面
因为你天线Matching没Tune好 导致PA的load-pull偏掉
使PA的AM-PM变更差 所以Phase error飞得一塌糊涂
你可以不装天线 在天线弹片那边 接铜管做Conducted测试
如果一样飞得一塌糊涂 那凶手就是天线Matching 让Load-pull跑掉
跟天线无关

2.
电源被干扰
理论上 如果电源被干扰了 加不加天线相位都会FAIL
这是指干扰源来自传导讯号的情况
亦即你在版测 Phase error就会飞得一塌糊涂 不用等到Wireless
但是 如果干扰是来自辐射讯号呢?


虽然在频域上，RF讯号与电源相差甚远，

但以时域的波形而言，
其RF讯号会载在电源输出的波形上，
导致其波形上会有高频噪声

同样的道理 也可能是Wireless的高频信号 打到I/Q走线跟XO走线
导致其波形上会有高频噪声

检查一下Layout 看这些走线是否都有包好
电源除了要确认PA电源 也要确认收发器跟PLL的电源
如果是PA电源或收发器电源被打到 理论上其他Tx Performance都会受影响
如果是I/Q走线跟XO走线 或是PLL电源被打到
理论上调制频谱也会受影响
不彷确认一下

3.
Shielding Cover的contact不够紧密
这会导致两种情况
一种是天线的Wireless信号 会直接Leakage进去Shielding Can里面
亦即Shielding Can遮蔽效果不佳
使VCO直接被打到 尤其是高通架构
更容易有这种状况 因为高通采零中频架构
其RF讯号的频率 跟VCO频率一样 以致于会产生VCO Pulling现象

另一种情况 是Shielding Can有遮蔽效果
但因contact不够紧密 导致Shielding Cover的接地不好
我们知道 任何金属 若接地不完全 等同于辐射体
差别只在辐射强度 接地越好 则信号流到GND就越多
则辐射强度越差
这时 整个Shielding Can 会宛如一个共振腔结构
把残留在Shielding Cover的Wireless信号 辐射出去 打到VCO



可以做实验 把Shielding Cover拿掉 去做Wireless的测试
若Phase error变好 就表示是第二种情况
因为Shielding Cover拿掉 等同于破坏共振腔结构
若变更差 那就是第一种情况 因为完全没遮蔽效果

而不管是第一种或第二种 解决之道
都是加强Shielding Cover的contact

如果是第一种 这样可以加强遮蔽效果
如果是第二种 这样可以把残留在Shielding Cover的Wireless信号
都流到GND 削减其共振腔的辐射强度

4.
天线附近的其他金属

装上天线后
天线会先把讯号Couple到附近的喇叭
手电筒等其他金属 然后这些天线附近的其他金属
会再以传导方式 Couple到上述的I/Q走线 XO走线 收发器/PA/PLL电源
或是直接当辐射体 把讯号辐射到I/Q走线 XO走线 收发器/PA/PLL电源
所以
若天线走线避开喇叭磁钢，做了接地处理就OK
原因就是不让天线把信号耦合到邻近金属
或是做接地处理 即便讯号透过天线 Couple到附近的邻近金属
也会流到GND 不会以传导/辐射方式 去干扰上述的
I/Q走线 XO走线 收发器/PA/PLL电源

另外 也可能因为天线Matching不好
导致有反射讯号
Couple到天线的邻近金属 然后依上述的方式
使Phase error变差


一样 可以不装天线 在天线弹片那边
接铜管做Conducted测试
同时把天线邻近金属移开
如果此时Phase error还是很差 那就是同1的情况
天线Matching加进来后 Load-pull就已经让PA的AM-PM不好
如果此时Phase error已有改善 那就是天线邻近金属惹的祸
可以同上述一般 天线走线避开 或针对这些金属作接地处理

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

MT6572 PCS相位误差偏大的问题

在其他项目中经常碰到相位误差随信道不同差别很大，没弄明白什么原因。

这是MTK mt6166 transceiver问题
一般建议MT6166 如果条件允许 PA不要和TRX放在一个屏蔽盖中
如果一定要放在一个屏蔽盖中，PA离trx尽量远些。
但是TRX还是容易受干扰，测试带内杂散的时候，多测测。

觉得怎样啊, 学习了

谢谢大家的分享，很好，好像MT6589也有这样的问题，屏蔽盖高度不够导致相位误差大。

大家讨论的这么热烈一定要顶一下！

十四楼的解说好详细。

重新确认了一遍,小编始终没有说明是辐射还是传导！另外,这么久了,小编问题解决了吗?

学习了。

学习了14#的东西，你很棒

我们72平台也碰到这样的问题，是传到，小编解决了吗?盼回复

14楼是大神，什么问题都能弄一堆东西出来。全能型人才。

个人意见，屏蔽盖盖上可能是影响了微带阻抗，主要和高度相关，高度太低会影响，猜想可能传导已经比较大了，如果传导超过5，建议修改传导开始。传导方法简单列举几个。可以尝试修改以下几个地方：PA输出匹配;断开接收，看发射，是否是接收造成，可以加高低通；调试输入，测试低频，断开高频，测试高频，断开低频，如果有，可以加带通或其他高低通；PA使能，控制加对地电容，一般1--100pF...............................等，，耦合方法，如：ramp也可以改善................................................就不一一列举。

学习了...

学习了。谢谢分享

问题解决了么，说下之前debug类似问题的经历
1、PCS上行，1850---1910MHz；DCS下行，1805---1880MHz；
有一部分重合了，先查下你用的TXM的隔离度，当时我验证过一颗Murata的2G TXM就是PCS Tx时，由于Isolation太差
从DCS RX Port的路径回去干扰了MT6166，去掉差分路径上串联的匹配可以改善PCS的P.E
2、改屏蔽框确实好了，但是结构要改模周期有点长，而且在屏蔽框上开孔也不一定能保证认证时CSE和RSE pass
所以当时就没采用这个办法
3、增加屏蔽框的高度也有点难，厚度的设计本来对结构的兄弟来说就是个挑战，我们RF就不给他们添麻烦了
其实盖上屏蔽框就是提供了一条干扰MT6166的路径，但又不能不用RF shielding
所以我们就在别的地方想办法吃掉干扰
4、电路上解决，我们在MT6166 GSM HB TX进入TXM之前加了一个1pf到地，就有效果了，不知道你那边行不行！
5、其实还可以通过修改MTK RF里面的.h文件中的时间参数，调整发射burst和TXM 打开的时间前移Burst可以改好PCS的P.E，但是PCS PVT Fail了，需要调整ramp，有点麻烦，所以我们就直接尝试了上述整改匹配的方法

屏蔽盖上多钻几个孔试下

小编是猪吗?发问题也不看，也不详细说明是传到还是耦合！也不告诉结果！以后这样的贴看都不要会了！