请教——phase error 在 DCS&PCS 频段过大

我们用的是Philips 的 dragonfly 平台，tranciver 是 UAA3587，感觉phase error很难调：
1. 更改 tranciver 到 PA 间的匹配，如果DCS好了，PCS就会差一些……很难做到两全其美。
2. 带内的phase error也很不平坦，经常是中间高，两边低。
请教大家，以上2个现象怎么解释呢?大家平常的调试过程中，有什么高招么?……感谢！

两边高,中间低的话说明匹配还没调好,调好的话应该是象在smith圆图上画圈的那种
看看功率降一点phase error会不会好一点, 如果phase error好的信道功率也低的话,问题就在隔离,检查layout吧.

cylbailey,1. 弱弱地问 ——如果匹配调好了，在smith圆图上看，发射频带内S11的所有频点是一个均匀的圈圈绕着圆心么?半径是不是要很小? 而且，是从transiver的输出端口往pa看，还是从pa的输入端口往transiver看呢?2. 隔离是不是指发射信号反灌回transiver，干扰内部混频呀?

PCS 和DCS在switch处的隔离度不够，可以通过调节接收部分的匹配改善一些

不一定是接收通路引回来的干扰,FESW,pll都可能引入,小心电源线对你的干扰,射频大信号大家一般都是走的越短越好的,问题一般不大.
从匹配上看,试一试加大TC和PA间的衰减网络的衰减值,如果RMS变好的话,说明匹配有问题.

接着小编的问题问：如果DCS和PCS的PhaseError差的地方，I/Q Imbalance也不好，>-30dB.这是因为哪部分造成的?除了TC与PA之间的Balun电路外还有什么地方会影响到I/Q Imbalance?

带内的phase error不平坦,应该是PA的输入匹配没有做好，用ads仿一下，不要随便改值试着看要注意layout，这个很关键，敏感的走线要保护好，射频部分不要太挤了，不太容易施展，呵呵

用ADS仿真?那么怎么来把8~10层介质基片表示出来? 仿真的目标是什么?

呵呵，不用那么精确吧?只是看看改的值会不会影响阻抗变化，如果能用网络分析仪就更好了搂主有什么结果告诉大家吧

如果改值肯定会引起阻抗变化,但是怎么使PA端的阻抗变为所需的?我想问一下，如果在网分仪上，需要把选PA增益最大的负载点还是效率最高的负载点?

小编的问题解决了吗?我想ps还是一个很难啃的骨头。keep going！

问下海大，PA厂家给的loadpull一般是针对PA的输出的吧?.此外如果输入不是50欧姆是否会将输出频率拉偏，或者增加AM-AM suppression?

我有一个机子也是出现这个问题，三频中的PCSfreq,phase(RMS&peak)都很差，后来我将DCS的接受回路改匹配后，其PCS好了一些，DCS性能差了一些。感觉有点不理解：时序上SWITCH不是将TX与RX已经分开了吗，怎么他们还有影响呢?

你这个现象不能这么分析吧.
相位误差是发射通道的特性啊,
你却调接收通道, 接收通道只能调试灵敏度啊.
而且,调的是DCS, 好的却是PCS, 简直不可理遇啊.
不知你们的三频手机是如何工作的, 总不能三路同时打开吧, 因此GSM,DCS,PCS应该互不影响才对啊.

typical phenomena of TX/RX isolation problem.

Both PA and sitch are closed when receive time.TDDWhy isolation problem arise?

这是个干扰问题没错，很奇怪。但的确改了DCS 的RX部分后，TX的freq,phase都好很多了，尤其将DCS RX去掉后。

With some poor isolation TRSW, DCS RX load may pull away the carriermatching that degrade modulation performance. Try to change your PA matchingtopology or otherwise by another TRSW.

大家好，目前我们在TC 到 PA 之间 使用了2个低通Pi 网络，phase error 就 OK了…… 感觉好像是 TC 被反灌回来的杂散信号干扰到了。目前板子越做越小，射频都快被挤没了~~~~~ 555……

?

看过一个大神的帖子，这貌似是VCO PULLING，通过RX通路引回到TC的