求教：零中频架构中的直流偏差通常都是怎么解决的啊？

原则上最简单的作法，便是在Mixer后方，添加一个高通滤波器，将DC Offset滤除。




然而由下图可知，不论是被动或主动的高通滤波器，其截止频率都与电容值有关，
若想滤除DC Offset，则其电容值需非常大。




但电容值越大，其电容体积就越大，这不利于手机收发器高整合度的需求。
而对于GSM这种TDD机制，
过大的电容值，会导致发射模式与接收模式的切换速度变慢，
同时也会引入过大的Group Delay，导致接收讯号的EVM增大，使其灵敏度下降，
最重要的是，这种作法，有可能会连接收讯号都一并被滤除掉，因此该作法较少采用。

或是用电路方式来滤除，有些接收机，会将LO的频率与射频频率，设计成不一样，如下式:



亦即将LO频率，设计成射频频率的整数倍，
或是将射频频率，设计成LO频率的整数倍，
如此便可避免Self Mixing造成的DC Offset，同时也可避免VCO Pulling。
例如MT6139






然而最常见的方式，还是靠后端的DSP，透过校准算法，
在后端DSP单位，将DC Offset有效抑制下来。
以高通的RTR6285A为例，其接收机后端，便内建了DC Offset的校正机制。




校正完后，其DC Offset确实下降许多。



由于DC Offset会使后端电路的线性度下降，
因此透过DC Offset的抑制，连带也提升了线性度，如下图 :




另外，为了得到良好的频谱利用率，
到了数字通讯时代，多半会利用IQ讯号，来达到SSB (Single-Sideband) 的调变方式，
因此接收讯号在降频前，会开始分成两路径，I讯号跟Q讯号。



又因为IQ讯号会影响到调变与解调的精确度，
因此不管是发射还接收电路，其IQ讯号都会走差分形式，
避免调变与解调精确度，因噪声干扰而下降。






因此其DC Offset，会个别载在I+、I-、Q+、Q-四个路径上。



当然，使用差分讯号的好处，就是具错误更正效果，
因此若I+、I-、Q+、Q-四个讯号的DC Offset，大小都相等，原则上最后会相消。



但可能会由于Layout未能遵守差分讯号要求，导致其DC Offset无法相消，
因此其IQ差分讯号的走线，要尽量遵守等长的原则。

想知道

目前的DCR结构中，都是在DSP中处理的