SOLT校准中的开路效应是否会自动从结果中扣除？

12-10

在对VNA进行SOLT校准时，开路标准下，由于存在边缘电容而很可能有一些相移，用边缘电容来描述，即“开路效应”。此时从smith圆图中可以得到读数为G＋jB，而不是理想的最右端。
请问，该值(G＋jB)是否需要人为地从接下来DUT的测量结果中扣除？

当然不需要人为扣除了.对于VNA系统误差分为反射测量误差和传输测量
误差,各三项,对于双端口期间需要修正总共12项误差,对于开路件主要用来修正反射
误差的.具体说明可以参考VNA的使用说明.

接开路器啊

我也是这么觉得。
可是看到有论文中提到：
在对VNA进行SOLT校准后，测得的阻抗是实际待测芯片阻抗与微带线开路效应的并联。
所以要得到真正的芯片阻抗需要人为地扣除开路效应的影响。
这样是不是跟SOLT校准的目标相悖了？
注：这里的待测芯片使用微带线连接到SMA头。

射频专业培训教程推荐