关于GARDNER同步环路在FPGA中实现的延时

如图，并行算法下，由于TED、LP、NCO都会有延迟，当前并行计算得到的插值变量必然不会送给紧邻的下一次并行计算过程使用，这个延迟对算法的最终实现有影响吗？在这种延时存在的情况下，算法最终能趋近到正确的结果吗？
麻烦了解的朋友指点下，谢谢了~

gardner算法本身环路里就有一个延迟单元吧，loop filter吧。

不是吧，在matlab里面仿真时没有延时的。loop filter只是一个P+I结构，对每次计算没有延时啊

环路肯定有延时的.最后的收敛情况,请查看gardner写的锁相环那本书吧.