关于gardner同步算法的一个疑问，求指教~

为什么NCO溢出的周期会趋向于Ti=T/2(T,symbol rate period)。
AD采样使用farrow结构插值抽取interpolation->gardner TED->loop filter->NCO->interpolation.
为什么NCO的溢出刚好是Ti呢，而且还和AD采样周期Ts无关。
另外在FPGA实现时，是用NCO生成的Ti时钟将插值的输出同步后输出到TED呢，还是直接使用本地pll/dcm生成的时钟进行操作？
也许问题有点弱智，让各位前辈见笑了。
麻烦各位了。谢谢了！

1. 你设计的输出是2*SR
2. FPGA中怎么会用NCO产生时钟？
   肯定用PLL时钟啊

你好，多谢你的回复，我这采样率时2*symbol rate
我也是这么想的，但是我问过一篇文献的作者，他说时钟是由NCO溢出信号、Ts共同产生的，还说产生的时钟平均频率是1/Ti，开始会有抖动。
难道用PLL产生一个Ti时钟，对插值的输出进行采样，然后NCO的溢出控制插值的更新？
麻烦您指教下，多谢了~

PLL产生一个时钟，作为系统时钟
NCO的溢出信号控制差值器的更新
溢出一次，输出一个点

谢谢你的帮忙