高速锁存？求Gbps信号的下采样方法

用FPGA的SerDes，不做8B/10B，借用FPGA的并串转换，再串并转换

非常感谢高手的回复.
感觉为这个功能专门用带SerDes功能的FPGA太昂贵了.我已经找到了高速的D-latch芯片.现在正郁闷锁存的信号如何产生.
我需要的是对信号的1000个采样点作遍历.比如x(n-i*1000),头一次遍历i=0,再一次i=1,依次直到i=999.因此需要做占空比为1/1000的周期为3.125MHz的信号.最简单的当然是根据3.125GHz的时钟,再来个计数器和比较器.可惜仍然是同样的问题,这样高速的计数器和比较器很难找啊...
因此不知道有没有这种超高速的脉冲发生器芯片?谁做过?谢谢了...

你再去看看新的fpga价钱是不是没有你以为的那么高了

Spartan-6 LX25T-2，不到￥400，支持3.125G

现在A7是不是会更低啊
当然，ms还没正式量产

不会，容量在那放着呢，最小都是100T

比如一个高速的锁存器,价格不会超过2个美金,13元人民币.和FPGA的解决方案比起来还是便宜多了,另外尺寸也小了很多.FPGA还得要考虑flash ROM等等,我还是希望用些芯片搭出来.

时钟速率可以3.125GHz、Setup/hold时间小于150ps的高速锁存器 2$，可能吗？

http://www.micrel.com/page.do?page=product-info/gates_flip.jsp里面的很多器件都很便宜，我选的那款1.6$，是和代理确认过的。我的应用3.125GHz的不多，2.5GHz就凑合用了。

Micrel的啊
真便宜

出来的信号还是3.125 GHz，还是差分的，有什么意义呢？

利用使能信号,在低的时候为Qn+1=Qn,这样不就把信号从3.125Gbps变为了3.125Mbps了吗?

A7带T最小30T啊

问题就是怎么产生一个建立/保持时间都能满足3.125GHz触发器所要求的使能信号？

谢谢,我也为这个头疼.高速计数器+比较器可行吗? SY10E137计数器最小1.8GHz,典型值到2.2GHz,比较器我没细看,问题应该不大...
最后的问题是目前没有时钟,带CDR功能的片子都很贵,15美金朝上了. faint...

就沒見過這麼干的，可能我太孤陋了
而且你就1路高速信號？來8路甚至12路試試，看哪個便宜

没有CDR，本地时钟一会儿就漂了......
除了模拟前端，SerDes里面另一个核心部件就是CDR，串并转换和COMMA对齐逻辑相对简单
不用CDR也可以，那就需要过采样 :p

暂,绕了这么大的圈,还是大牛说到点上了
LZ找FPGA吧

我早就推薦過了，ep2agx45，8路3.75g，上量之後一片应该不到$50（不作准，自行询价），一路才大概$6

谢谢了,信号2路.觉得用FPGA还是不合适.对尺寸和成本要求较高...

我觉得你的采样时钟和控制信号生成会是个大问题

是的，要么过采样，要么时钟数据恢复，除非还有一个独立的时钟通道