数字锁相环该怎样抵消幅度大小的影响？

需要设计一个costas锁相环，用于BPSK信号的解调
BPSK信号是AD采样进来的，幅度可能大也可能小
锁相环的环路滤波器参数αβ在设计的时候就定好了
一般是针对于某一幅度的信号，而当信号幅度有较大动态范围的变化时
锁相性能会有不同的变化
该怎样才能让不同幅度的信号经过锁相环有同样的性能呢？
需要一个类似数字PGA的东西预处理一下么？

一般在A/D之前有模拟AGC,在A/D之后有数字AGC来解决幅度变化问题.

为什么在AD之前已经有模拟AGC了，数字端还要有数字AGC啊，能给讲讲吗？谢谢~~~
我看过设计有数字端还加AGC的，实在是不明白了。

AD之前的AGC是防止前端模拟器件和AD饱和（信号过大）或者SNR不够（信号
过小）。AD之后的数字AGC是为防止字长不够。

谢谢,但我觉得前端的模拟AGC已经能够保证信号AD输出幅度基本保持稳定的位数，比如长期稳定是12bits或者8bits（我不知道这个假设对不对），后端数字处理的时候，只要截取适当的位数就可以了，这样数字的AGC好像意义不大了啊？

有一种情况模拟前端没法保证位数的，比如邻信道有个很强的信号远高于有用信号，
模拟信道滤波器没法完全滤除或者需要一起采进来(模拟的信道滤波器就成了抗混迭滤波器了)，模拟AGC的控制根据最强的信号来控制的。