关于同步的仿真一问
12-16
这个采样时钟偏差怎么仿？是否只能采用接收SQRC滤波器内插的方式。如果不是基于burst的方式计算量似乎有点大。请帮忙讲解一下，附程序最好了（matlab）。
采样时钟偏差可以在成形滤波器模块通过在有偏差时的抽头系数来表示。我的理解。
我看到的文献大都采用内插，无论是开环还是闭环。
什么叫基于burst的方式？
相关文章：
- 做载波相位同步的看过来(05-08)
- 请问谁有关于DA和AD变换采样同步算法的文章(05-08)
- 弱弱的问，同步和异步cdma的区别是什么(05-08)
- 问一个OFDM的同步问题(05-08)
- 问一个入门问题，什么是异步数据信道和同步数据信道？(05-08)
- 关于carrier phase lock indicator（在接收机同步中的载波相位(05-08)
射频专业培训教程推荐
