求教分支线耦合器仿真出现的问题。

我画的结构是这样的，主要是要看phase（S21）参数。在优化仿真的时候，我对他的L1和L2进行了扫参，L1和L2的耦合器口字形的长和宽。但是出现了问题。参数只改变了一点点，但是S21的相位变化就很大，但主要集中在两个区域。这样感觉不对啊。请问下有人出现过这种情况么?还有，请问谁有没有分支线耦合器的模型，能发给我学习下么?

小编问题解决了吗