官方淘宝店 易迪拓培训 旧站入口
首页 > 仿真设计 > HFSS仿真设计论坛 > 集总端口中的 port  renormalize 是什么意思

集总端口中的 port  renormalize 是什么意思

05-08
集总端口中的 port  renormalize 是什么意思,分别设置 do not renormalize  和  renormalize  all  modes  有什么区别呢
我试验了一个例子,但是不知道其本质上是什么意思

是否将端口的阻抗归一到50欧姆,一般不归一到50欧姆,仿真的时候建议你选用waveport,可以看到实际的阻抗,

如果用集总端口激励,设置过程中 general的full port impedance   和post  processing 中的阻抗设置分别有什么不同呢



http://bbs.rfeda.cn/read-htm-tid-4017.html 你参考下这个帖子

解决了么?我用来看patch的输入阻抗,结果勾和不勾有差别,几十

Top