ADS仿pll频率合成电路时怎么设置随时间跳变分频比啊?
05-08
ADS仿pll频率合成电路时怎么设置跳变分频比啊?现在只会固定的,仿真只会在零时刻有跳变,怎样设置使之随时间跳变呢?求帮助
没人仿过锁相环么?问题就是怎么在特定的时刻改变分频比,就是模拟实际的跳频啦。继续求解中。
相关文章:
- CMOS集成电路应用常识(05-08)
- Protel软件在高频电路布线中的技巧(05-08)
- 如何在WORD文档中加入PROTEL电路图(05-08)
- 用PROTEL99制作印刷电路版的基本流程(05-08)
- 高压隔离线性光耦放大电路设计(05-08)
- 国标集成电路的型号命名方法(一)、(二)(05-08)
射频专业培训教程推荐