自制TRL Cal如何应用?
大家好,我已根据TRL理论设计并加工出TRL Cal PCB,但是在使用ENA E5071B的时候,发现Open 的话需要输入电容C值,如果是Short的话,需要输入电感L值,对此数据的输入我很疑惑,不知道该如何解决,望有此经验的能分享一下,越详细越好~谢谢
is there anyone who can help me?
我现在已经加工出了TRL校准板,但是拿到板子后接到VNA上进行我的校准路程,期间发现要设定“标准件”参数,比如说 Open 要设置C1 C2 C3 C4,短路要设置L1 L2 L3 L4,还有别的参数比如 Offset Loss 、Offset Zo......等等。这些设定我以前从来没遇到过,即所谓的设定 standard 。我有问题如下:
1. 大家TRL校准的时候是否需要设定这样的标准? 如果需要请告知我C 和 L参数等等我如何得到
2.如果大家不设定这个标准,直接是设定频率和电长度进行。最好是能说明下用的哪个型号的VNA 且 是否有相关的操作流程可以分享
我的正文呢? 丢了?
联系安捷伦了
是论坛悬赏主题有bug,所以目前取消该功能了
ENA E5071B
第一步 Define TRL :
1. R 要選Open,然後最後那邊要選coax,其餘不動。
2. T 要選Thru,然後最後那邊要選coax,其餘不動。
3. L 要選Thru,Offset delay 鍵入你算出的頻率範圍所需的延遲時間例如中心頻5GHz=50ps / 校正範圍1~8GHz,然後最後那邊要選coax,其餘不動。
第二步 Modify cal key:
==>TRL Reflect選O / TRL Thru選T / Line(match)選L
第三步 開始校正
==> cal -> n-port TRL cal -> T/R/L(若設定對了則按完會打勾,反之若無打勾則設定錯誤) -> Done
第四步 檢查
==>如檢查PORT 1 ==> 將傳輸線空接,Format開到smith chart -> R+jX / MEAS->S11 ,看曲線是否緊貼螢幕裡的大圓,若有則校正OK,若發現雜亂圖形或不貼大圓則須再重新校正。
大致如此,試看看....
相关文章:
- TRL校准件制作(05-08)
- TRL 二端口网络去嵌入研究(05-08)
- 请问LineCalc计算器里面的E_Eff,K_Eff,A_DB是什么意思啊?(05-08)
- ADS里面的LineCalc中计算微带中的参数Hu指的是什么呢?(05-08)
- ADS里面的LineCalc能计算带状线特性么?(05-08)
- VNA Cal Kit(05-08)