降低测试成本, 提高吞吐率
05-08
在测试、组装和封装TechXPOT的“成品率管理”分会上,很多与会者展示了降低不断飞升的测试成本的重要性。总的来说,与会者都能就下述观点达成一致,即随着芯片复杂性的不断提高以及器件平均售价(ASP)的不断降低,测试环节的难度以及成本变得越来越高。大家一致认为,为提高成品率和生产能力并使产品尽快进入市场,唯一的途径是最优和最有效地使用测试设备。同时可以看出,这一方法的关键部分是如何获取和处理测试设备产生的数据。针对这些顾虑,与会者提出了一些对应解决策略。正如一个报告指出的那样,“在过去,测试是一种BEOL操作,是一个连续性不强的环节,有时甚至被认为对产品价值增加很小。而在现在和将来,测试将会是产品优化过程中最核心的环节。”
Verigy(加州,Cupertino)副总裁、首席市场官Debbora Ahlgren在其题为“不断增长的成品率管理要求”的报告中,为创新速度之快而感慨,她说:“当我们越过100 nm工艺节点后,我们开始发现设计会影响成品率。”Ahlgren指出,利润由消费市场驱动,并且越来越取决于进入市场的时间。“最为重要的是”,她说,“引入的新工艺对设备偏差非常敏感,而且我们发现,更多的失效是由设计和工艺之间的交互影响所引起的。”所有这些因素需要更积极的可测性设计(DFT)技术,因为这样可以降低测试的复杂性并提供更高的故障覆盖率。“需要使用结构性测试对芯片内部进行诊测”,她补充说。
CV Inc.(德州,Plano)的总裁Terence Collier 在其题为“五分钟提高探针使用率”的报告中,指出质量较差的探针操作会引起相当高的成本增加。据他介绍,两个会影响后端成品率的主要因素是:测试硬件和键合焊盘状况。“去除可能在表面形成的高电阻氧化层可以提高成品率,延迟探针卡寿命,减少可靠性问题,并消除工艺控制顾虑”,他说。
Collier给出对硅圆片进行仔细清洗的几个理由,他认为测试中出现的问题往往并非来源于探针卡本身,而是来源于沾污的键合焊盘。“如果可以节省为恢复芯片而花费的数小时时间或额外的探针测试过程,那么进行五分钟的清洗将非常值得”,他说。他接着又补充说这样清洗将带来额外的一些好处,可以降低可靠性风险,实现更好的工艺控制,因为损坏的焊盘会导致客户要求返修产品。Collier描述了一种不影响底部金属而去除这些氧化层的低成本解决方案,介绍说去除氧化层后,进行探针测试效果将更好,而且还会提高组装成品率。
LogicVision Inc.(加州,San Jose)战略技术部门的高级主管Stephen Pateras回顾了“通过BIST优化测试设备”的主题,在报告中,他强调了内嵌自测试(BIST)技术是如何优化测试资源的。“需要测试时间降低”,他说,“这就需要更高的吞吐率和更好的并行性”。Pateras展示了BIST是如何降低自动测试设备(ATE)成本的,原因包括BIST可以降低性能要求,提供更好的多点能力以及更高的测试移植性,这允许对测试装置进行重组,解除了只能在特定平台上进行特定测试程序的限制。“结果就是缩短了测试时间,也获得了更高的吞吐率和更好的并行性。另外一个好处是所需接触的引脚更少,因而降低了测试芯片的设备成本”。
因此,对于存储器来说,就需要一种更全面的BIST结构来提供飞速测试、诊断和内嵌存储单元修复的功能。对于逻辑电路,同样也是为了进行飞速测试并对任意逻辑进行诊断。最后还要对高速I/O端口的特性进行精确测试。虽然测试成本不断增加,但BIST提供了一种降低测试成本、测试时间和固定资产投入的途径,这也是Pateras关注的焦点和释放的信息。
该分会的其他报告包括:Camtek公司Udi Efrat所作的报告“确保已知良封装——自动晶圆检测的角色”;Pintail Technologies的CTO、全球应用工程协会副总裁Keith Arnold所做的“适应性测试——全部海外”报告;以及主管U.S. Business Development for Optimal Test的John Bearde所作的题为“半导体测试——从后台到舞台中心”的报告。
Verigy(加州,Cupertino)副总裁、首席市场官Debbora Ahlgren在其题为“不断增长的成品率管理要求”的报告中,为创新速度之快而感慨,她说:“当我们越过100 nm工艺节点后,我们开始发现设计会影响成品率。”Ahlgren指出,利润由消费市场驱动,并且越来越取决于进入市场的时间。“最为重要的是”,她说,“引入的新工艺对设备偏差非常敏感,而且我们发现,更多的失效是由设计和工艺之间的交互影响所引起的。”所有这些因素需要更积极的可测性设计(DFT)技术,因为这样可以降低测试的复杂性并提供更高的故障覆盖率。“需要使用结构性测试对芯片内部进行诊测”,她补充说。
CV Inc.(德州,Plano)的总裁Terence Collier 在其题为“五分钟提高探针使用率”的报告中,指出质量较差的探针操作会引起相当高的成本增加。据他介绍,两个会影响后端成品率的主要因素是:测试硬件和键合焊盘状况。“去除可能在表面形成的高电阻氧化层可以提高成品率,延迟探针卡寿命,减少可靠性问题,并消除工艺控制顾虑”,他说。
Collier给出对硅圆片进行仔细清洗的几个理由,他认为测试中出现的问题往往并非来源于探针卡本身,而是来源于沾污的键合焊盘。“如果可以节省为恢复芯片而花费的数小时时间或额外的探针测试过程,那么进行五分钟的清洗将非常值得”,他说。他接着又补充说这样清洗将带来额外的一些好处,可以降低可靠性风险,实现更好的工艺控制,因为损坏的焊盘会导致客户要求返修产品。Collier描述了一种不影响底部金属而去除这些氧化层的低成本解决方案,介绍说去除氧化层后,进行探针测试效果将更好,而且还会提高组装成品率。
LogicVision Inc.(加州,San Jose)战略技术部门的高级主管Stephen Pateras回顾了“通过BIST优化测试设备”的主题,在报告中,他强调了内嵌自测试(BIST)技术是如何优化测试资源的。“需要测试时间降低”,他说,“这就需要更高的吞吐率和更好的并行性”。Pateras展示了BIST是如何降低自动测试设备(ATE)成本的,原因包括BIST可以降低性能要求,提供更好的多点能力以及更高的测试移植性,这允许对测试装置进行重组,解除了只能在特定平台上进行特定测试程序的限制。“结果就是缩短了测试时间,也获得了更高的吞吐率和更好的并行性。另外一个好处是所需接触的引脚更少,因而降低了测试芯片的设备成本”。
因此,对于存储器来说,就需要一种更全面的BIST结构来提供飞速测试、诊断和内嵌存储单元修复的功能。对于逻辑电路,同样也是为了进行飞速测试并对任意逻辑进行诊断。最后还要对高速I/O端口的特性进行精确测试。虽然测试成本不断增加,但BIST提供了一种降低测试成本、测试时间和固定资产投入的途径,这也是Pateras关注的焦点和释放的信息。
该分会的其他报告包括:Camtek公司Udi Efrat所作的报告“确保已知良封装——自动晶圆检测的角色”;Pintail Technologies的CTO、全球应用工程协会副总裁Keith Arnold所做的“适应性测试——全部海外”报告;以及主管U.S. Business Development for Optimal Test的John Bearde所作的题为“半导体测试——从后台到舞台中心”的报告。
相关文章:
- 现代PCB测试的策略(05-08)
- 测试探针及相关材料在测试治具中的选用(05-08)
- 让在线测试仪真正发挥作用(05-08)
- 请问:有用HFSS仿真做出实物测试的嘛,区别大嘛,特别是上10GHz的。(05-08)
- "测试"和"测量"的定义(05-08)
- 陶瓷气体放电管测试方法(05-08)
射频专业培训教程推荐