IC封装形式解释

1、BGA(ball grid array)
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大，连接可以看作是稳定的，只 能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。

2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。

6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。
8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。
9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP).
11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为

skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机 械工 业)会标准规定，将DICP 命名为DTP。
15、DIP(dual tape carrier package) 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
16、FP(flat package) 扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
17、flip-chip 倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
18、FQFP(fine pitch quad flat package) 小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
19、CPAC(globe top pad array carrier) 美国Motorola 公司对BGA 的别称(见BGA)。 20、CQFP(quad fiat package with guard ring) 带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。
21、H-(with heat sink) 表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
22、pin grid array(surface mount type) 表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。

23、JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
24、LCC(Leadless chip carrier) 无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
25、LGA(land grid array) 触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。
26、LOC(lead on chip) 芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片 的 中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package) 薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
28、L－QUAD 陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
29、MCM(multi-chip module) 多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM－L，MCM－C 和MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。 MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的，但成本也高。

30、MFP(mini flat package) 小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
31、MQFP(metric quad flat package) 按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
32、MQUAD(metal quad) 美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空 冷 条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
33、MSP(mini square package) QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier) 模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
35、P－(plastic) 表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier) 凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package) 印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引 脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。

加班住

1 COB铝线和金线线径
发表于 2008/8/4 13:34:26
COB硅铝线直径：0.8mil,1.0mil,1.25mil
COB金线直径：0.9mil, 1.0mil, 2mil, 3mil

COB技术概述


COB
(Cache on board，板上集成缓存)在处理器卡上集成的缓存，通常指的是二级缓存，例：奔腾II
COB：（chip On board)被邦定在印制板上，由于IC供应商在LCD控制及相关芯片的生产上正在减小QFP（SMT的一种）封装的产量。因此，在今后的产品中传统的SMT方式逐步被代替。
目录
? 相关解释
? 板上芯片封装(COB)
? COB工艺流程及基本要求
? COB芯片板上组装技术
? 相关解释
? 板上芯片封装(COB)
? COB工艺流程及基本要求
? COB芯片板上组装技术

COB - 相关解释
1 COB：(Cache on board，板上集成缓存)在处理器卡上集成的缓存，通常指的是二级缓存，例：奔腾II
2 COB：（chip On board)被邦定在印制板上，由于IC供应商在LCD控制及相关芯片的生产上正在减小QFP（SMT的一种）封装的产量。因此，在今后的产品中传统的SMT方式逐步被代替。
3 COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。
编辑本段 回目录
COB - 板上芯片封装(COB)


板上芯片(Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。
裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术(Flip Chip)。板上芯片封装(COB)，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
COB主要的焊接方法：

(1)热压焊
利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区(如AI)发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。
(2)超声焊超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如(AI膜)表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。
(3)金丝焊
球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固(直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点)，又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热(压)(超)声焊主要键合材料为金(AU)线焊头为球形故为球焊。
COB封装流程
第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。
第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。适用于散装LED芯片。采用点胶机将适量的银浆点在PCB印刷线路板上。
第三步：将备好银浆的扩晶环放入刺晶架中，由操作员在显微镜下将LED晶片用刺晶笔刺在PCB印刷线路板上。
第四步：将刺好晶的PCB印刷线路板放入热循环烘箱中恒温静置一段时间，待银浆固化后取出(不可久置，不然LED芯片镀层会烤黄，即氧化，给邦定造成困难)。如果有LED芯片邦定，则需要以上几个步骤;如果只有IC芯片邦定则取消以上步骤。
第五步：粘芯片。用点胶机在PCB印刷线路板的IC位置上适量的红胶(或黑胶)，再用防静电设备(真空吸笔或子)将IC裸片正确放在红胶或黑胶上。
第六步：烘干。将粘好裸片放入热循环烘箱中放在大平面加热板上恒温静置一段时间，也可以自然固化(时间较长)。
第七步：邦定(打线)。采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板上对应的焊盘铝丝进行桥接，即COB的内引线焊接。
第八步：前测。使用专用检测工具(按不同用途的COB有不同的设备，简单的就是高精密度稳压电源)检测COB板，将不合格的板子重新返修。
第九步：点胶。采用点胶机将调配好的AB胶适量地点到邦定好的LED晶粒上，IC则用黑胶封装，然后根据客户要求进行外观封装。
第十步：固化。将封好胶的PCB印刷线路板放入热循环烘箱中恒温静置，根据要求可设定不同的烘干时间。
第十一步：后测。将封装好的PCB印刷线路板再用专用的检测工具进行电气性能测试，区分好坏优劣。
与其它封装技术相比，COB技术价格低廉(仅为同芯片的1/3左右)、节约空间、工艺成熟。但任何新技术在刚出现时都不可能十全十美，COB技术也存在着需要另配焊接机及封装机、有时速度跟不上以及PCB贴片对环境要求更为严格和无法维修等缺点。
某些板上芯片(CoB)的布局可以改善IC信号性能，因为它们去掉了大部分或全部封装，也就是去掉了大部分或全部寄生器件。然而，伴随着这些技术，可能存在一些性能问题。在所有这些设计中，由于有引线框架片或BGA标志，衬底可能不会很好地连接到VCC或地。可能存在的问题包括热膨胀系数(CTE)问题以及不良的衬底连接。
COB - COB工艺流程及基本要求


清洁PCB---滴粘接胶---芯片粘贴---测试---封黑胶加热固化---测试---入库
1． 清洁PCB
清洗后的PCB板仍有油污或氧化层等不洁部分用皮擦试帮定位或测试针位对擦拭的PCB板要用毛刷刷干净或用气枪吹净方可流入下一工序。对于防静电严的产品要用离子吹尘机。清洁的目的的为了把PCB板邦线焊盘上的灰尘和油污等清除干净以提高邦定的品质。
2． 滴粘接胶
滴粘接胶的目的是为了防止产品在传递和邦线过程中DIE脱落
在COB工序中通常采用针式转移和压力注射法
针式转移法：用针从容器里取一小滴粘剂点涂在PCB上，这是一种非常迅速的点胶方法压力注射法：将胶装入注射器内，施加一定的气压将胶挤出来，胶点的大小由注射器喷口口径的大小及加压时间和压力大小决定与与粘度有关。此工艺一般用在滴粘机或DIE BOND自动设备上
胶滴的尺寸与高度取决于芯片（DIE）的类型，尺寸，与PAD位的距离，重量而定。尺寸和重量大的芯片胶滴量大一些，也不宜过大以保证足够的粘度为准，同时粘接胶不能污染邦线焊盘。如要一定说是有什么标准的话，那也只能按不同的产品来定。硬把什么不能超过芯片的1/3高度不能露胶多少作为标准的话，实没有这个必要。

3． 芯片粘贴
芯片粘贴也叫DIE BOND（固晶）粘DIE邦DIE 邦IC等各公司叫法不一。在芯片粘贴中，要求真空吸笔（吸咀）材质硬度要小（也些公司采用棉签粘贴）。吸咀直径视芯片大小而定，咀尖必须平整以免刮伤DIE表面。在粘贴时须检查DIE与PCB型号，粘贴方向是否正确，DIE巾到PCB必须做到“平稳正”“平”就是指DIE与PCB平行贴紧无虚位“稳”是批DIE与PCB在整个流程中不易脱落“正”是指DIE与PCB预留位正贴，不可偏扭。一定要注意芯片（DIE）方向不得有贴反向之现象。
4． 邦线（引线键合）
邦线（引线键合）Wire Bond 邦定 连线叫法不一这里以邦定为例
邦定依BONDING图所定位置把各邦线的两个焊点连接起来，使其达到电气与机械连接。邦定的PCB做邦定拉力测试时要求其拉力符合公司所订标准（参考1.0线大于或等于3.5G 1.25线大于或等于4.5G）铝线焊点形状为椭圆形，金线焊点形状为球形。
邦定熔点的标准
铝线：
线尾大于或等于0.3倍线径小于或等于1.5倍线径
焊点的长度 大于或等于1.5倍线径 小于或等于5.0倍线径
焊点的宽度 大于或等于1.2倍线径 小于或等于3.0倍线径
线弧的高度等于圆划的抛物线高度（不宜太高不宜太低具体依产品而定）
金线：
焊球一般在线径的2.6—2.7倍左右
在邦线过程中应轻拿轻放，对点要准确，操任人员应用显微镜观察邦线过程，看有无断线，卷线，偏位，冷热焊，起铝等到不良现象，如有则立即通知管理工或技术人员。在正式生产之前一定得有专人首检，检查其有无邦错，少邦，漏邦拉力等现象。每隔2个小时应有专人核查其正确性。
5． 封胶封胶主要是对测试OK之PCB板进行点黑胶。在点胶时要注意黑胶应完全盖住PCB太阳圈及邦定芯片 铝线，不可有露丝现象，黑胶也不可封出太阳圈以外及别的地方有黑胶，如有漏胶应用布条即时擦拭掉。在整个滴胶过程中针咀或毛签都不可碰到DIE及邦定好的线。烘干后的黑胶表面不得有气孔，及黑胶未固化现象。黑胶高度不超过1.8MM为宜，特别要求的应小于1.5MM点胶时预热板温度及烘干温度都应严格控制。（振其BE-08黑胶FR4PCB板为例：预热温度120±15度时间为1.5—3.0分钟 烘干温度为140±15度时间为40—60分钟）封胶方法通常也采用针式转移法和压力注射法。有些公司也用滴胶机，但其成本较高效率低下。通常都采用棉签和针筒滴胶，但对操作人员要有熟练的操作能力及严格的工艺要求。如果碰坏芯片再返修就会非常困难。所以此工序管理人员和工程人员必须严格管控。
6． 测试
因在邦定过程中会有一些如断线，卷线，假焊等不良现象而导致芯片故障，所以芯片级封装都要进行性能检测
根据检测方式可分非接触式检测（检查）和接触式检测（测试）两大类，非接触式检测己从人工目测发展到自动光学图象分析（AOI）X射分析，从外观电路图形检查发展到内层焊点质量检查，并从单独的检查向质量监控和缺陷修补相结合的方向发展。
虽然邦定机装有自动焊线质量检测功能（BQM）因邦定机自动焊线质量检测主要采用设计规则检测（DRC）和图形识别两种方法。DRC是按照一些给定的规则如熔点小于线径的多少或大于多少一些设定标准来检查焊线质量。图形识别法是将储存的数字化图象与实际工作进行比较。但这都受工艺控制，工艺规程，参数更改等方面影响。具体采用哪一种方法应根据各单位生产线具体条件，以及产品而定。但无论具备什么条件，目视检验是基本检测方法，是COB工艺人员和检测人员必须掌握的内容之一。两者之间应该互补，不能相互替代.

COB - COB芯片板上组装技术
摘 要：混合集成电路，芯片板上直接组装技术经许多年的发展，在电路组件的小型化，制造工艺及成本等方面都达到一个新水平。本文对有关COB的主要技术及相关加工设备作一介绍。
关键词：COB,铝丝超声键合，金丝球焊
1．混合集成技术
当今电子产品的趋势，在一个小型组件或整机内，不断集成越来越多的器件和功能。混合集成技术成为增加包含有源与无源器件封装密度的关键技术之一。
在混合集成各个制造步序，器件与电路间的互连，某些无源器件如电阻器等，直接在基板上采用厚膜或薄膜工艺淀积制成。混合集成电路基板布局布线的设计有许多重要的参数；导线宽度，导线与键合盘最近连接的布线，键合强度，键合引线弧环的高度，热耗散等都必须加以考虑。
厚膜集成电路工艺，器件与电路间的互连，导线与电阻都是在基板上，采用各种功能浆料印刷烧结而成。薄膜集成电路工艺，互连与导线采用电镀或其他PVD方法淀积在陶瓷基板上，光刻制作所需导电图形，电阻与其他无源器件可印刷或焊接工艺装连。当基板上的无源表贴器件全部装连完成后，芯片粘贴设备将电路芯片粘贴到基板的给定位置，接下使用键合设备进行金丝或铝丝的键合，实现芯片与基板电路间的电气连接，最后封装。
混合集成技术能在一个非常小的基板面积上集成大量电路芯片和小型无源器件。如果采用标准SMT表面贴装工艺，势必要占用比混合集成技术高达20倍的面积。
混合集成电路制造过程需要对半导体晶圆制造工艺，以及芯片组装和键合工艺的全面掌握。一些小公司不具备这些条件，而且小批量制作混合电路组件，其成本相对是昂贵的。然而混合集成电路的应用涉及医疗，航天航空，军用，汽车与通讯领域，在这些领域中，混合集成电路技术是不可缺少的。
2.COB芯片直接板上组装技术
许多年来，业界致力于开发混合集成电路技术的优势，但在制造成本没获突破。因此至今印制板组装工艺在复杂电路装联仍不失为最好的选择。只需对某些方面进行改进、裸芯片板上直接装连键合工艺无疑是容易，可靠的。
COB芯片直接板上组装技术首先用于数字钟，手表。每块印制、电路板装有一块芯片，现已广泛应用于数码相机，计算器，电话卡与各种智能卡。COB在复杂的电路组件如装有5,000个LED与IC驱动组合的的打印机模块，先进数据处理电路32bitHP9000计算机母板安装22个IC与一块modem电路等产品扩大了应用。
今天在单块印制板组装超过100个芯片的多芯片工艺也得到成功，日本的娱乐设备及乎所有电子组件都已采用COB技术，在某些应用领域COB大有取代SMT之势。
成本分析表明DIP封装成本经常高出其内含的芯片三倍之多。采用COB技术，省去了封装成本可显著降低，着在大批量生产尤为突出。
COB技术在欧州起步晚，应用领域也正在不断扩大，至今仍然无法与得以广泛应用的日本和美国相比，尤其在高组装密度与薄型封装的应用方面。
3．COB组装工艺
芯片板上直接组装模块与混合集成电路的制造工艺是非常类似的。其主要的差别是两者使用的基本材料与封装形式，COB使用的基板是有机印制电路板，而后者是陶瓷基板。COB的裸芯片被高分子有机树脂包封或球形塑封，混合集成电路最后使用金属外壳封装。与标准SMT组装工艺比较，COB与混合集成组装制过程的工艺步序较少。
印制板或PCB是由许多不同材料制成，如酚醛树脂，聚氨基甲酸树脂，聚酰胺树脂，有机硅，氟塑料等等，氟塑料（聚四氟乙稀）在高温环境下，具有高电阻的特性，聚氨基甲酸树脂能适应特别大的温度变化，如汽车电子，在非常高的温度条件，要求极小的热膨胀系数，此时氟塑料是最能胜任的。
通常，COB印制板使用的导线材料为铜基导线，键合盘需要进行表面处理，在铜基材上镀复2-4μm镍，接下再镀复0.1-0.2μm金(CuNiAu)
使用含银环氧导电胶将芯片粘接到印制板安装位置，在250℃固化。功率器件的散热问题是通过芯片背面与粘接的印制板的铜层形成热路，最后组装时，冷却板固定安装在散热指或封装体上。
芯片与印制板间的电路连接使用铝丝或金丝。铝丝键合的最大优点是键合可在室温进行。在产品承受高温或大的温度变化时，铝丝超声键合显示很高的可靠性。金丝要达到键合可靠性需要在120℃以上的键合温度。印制板使用的许多材料在较高温度会变软、甚至键合盘会被从印制板基材拉出脱离。当使用金丝与芯片上的铝层键合盘进行键合时，如果要求最终产品需要承受较高的工作温度，键合盘会存在损坏的危险。这种损坏的机理是由于Kirkendall孔隙造成键合盘被拉离。选择铝丝或金丝主要取决产品应用要求及工作的环境温度。
完成引线键合后，芯片可使用多种工艺进行包封保护，有机硅可在室温条件下固化，也有使用环氧或其他材料的黑胶。芯片也可使用塑料或金属壳进行封盖，最后COB单元被装入封装腔体内，使用焊接或键合工艺实现电路连接。
4.铝丝超声键合工艺
产品需要高的键合质量时，通常使用铝丝超声键合工艺，其键合速度与金丝球焊工艺相比要慢得多，采用铝丝键合工艺的最终产品因为材料表面处理的成本不贵，所以最终产品也是价低的。
铝丝超声键合实际是一种磨檫焊接工艺，两种纯金属在予设置的压力下，由超声换能器产生的超声振动相互加压磨檫，直到完成磨檫键合。
超声振动的幅度在1-2μm。
焊接过程可分为三部分，首先是清洗表面，其二，清除氧化层，第三是两纯金属相互连接。这两个金属面相互受压，其间的距离小于一个原子，得到的焊接是高质量高可靠的。
芯片金属化层通常使用纯铝或铝合金，厚度在0.8-2μm，特别适用与铝丝超声键合工艺。印制板键合盘是铜镍金复合金属层（Cu/Ni2-4μm/Au0.1-0.2μm）金层表面在加工过程中保护受杂质和化学物质的污染。在清洗表面时金层被去除，但这不影响键合过程，磨檫焊接在铝丝与镍层间发生。经测试评估得在稳定性，可靠性，导电性，特别的高使用温度等铝与镍键合是最好的。
在印制板布局布线设计，有许多参数如键合盘尺寸，间距必须考虑。为避免在键合时产生一些问题，必须保证印制板具有高的平整度，不能变形。
铝丝键合是室温超声焊接工艺，在焊接过程中应防止键合范围的印制板移动或振动，因此在键合时，印制板必须采用真空负压夹持固定。在键合盘邻近区域的铜导线的粘合力也是基本因素，即使存在1μm的振动也会对键合产生不利影响。
印制板表面的均匀性是另一个因素，如镍层的厚度变化或降低到0.5μm以下，则键合质量不稳定，键合力可能减少到另。在键合区内的铜层的粗糙度应受控制小于2μm。这是由超声振动能补偿的最大偏差。
5. 金丝球焊工艺
与铝丝超声键合不同，金丝球焊不能在室温条件下进行，其至少在120℃才可得到合格的焊接质量。金丝球焊与铝丝键合一样，在焊接过程，为避免表面温度的变化及超声功率损失，印制板必须保持平整。
键合盘表面金属化处理，镍层厚1μm，金层1.5-2μm(CuNiAu)。印制板因使用贵金属加工成本高于铝丝键合印制板，金丝球焊的速度比铝丝键合快三倍。由于铝丝是低温焊接工艺，需要更大的超声功率与精密的键合工作台夹持固定印制板，于是影响整个产能。超声键合使用劈刀及金丝球焊的毛细管，工具类型也影响加工的速度。
6.COB与封装工艺
封装除了将芯片与外界隔离保护作用外，还有电路的连接。
标准的封装形式有限，且引脚的数量也是标准的。这就意味着如需要额外的电气连接，则必须选用较大的封装，这样势必会增加封装的尺寸与成本。
超过100个引脚的芯片一般需要价高的封装，有时封装的几何尺寸给键合带来许多难度，造成对芯片的损坏。专用集成电路ASIC通常是小批量生产，增加了选择相应的封装的困难。但最大困难是如何满足要求尽可能高引脚数专用封装的用户。
使用现在的技术在非常短时间需要设计的印制板实现大量的互连，今天COB技术能为其提供满意的方案。
在非常少生产量或低的加工成本，大量的芯片连接与互连可以正确得到解决。引线键合完成后，电路芯片与所有的键合引线采用上述的工艺进行包封。对于需要知识产权保护的小批量ASIC组件，不能容易被复制，这种封装提供了优点。而且无源器件与其他芯片也可集成在同一个封装内。COB封装方法的优点首先是封装体积小型化，而标准封装尺寸往往是芯片的10倍。其二，高引脚数ASIC的标准封装的成本经常比芯片自身大得多。

7.COB引线键合设备
从经验得到使用COB技术加工90%的产品需要100×100mm印制板，每块印制板芯片少于100，所以用于COB的键合设备必需满足下面的最低要求；
加工的印制板最小尺寸100×100mm。
图形识别，需存贮多于200个参考图形。
多芯片高度，可编程聚焦。
对不同反差的芯片加工，大于4个可编程光源。
精细落地模式，适用不平整表面。
检测引线损耗的引线控制装置。
大的Z轴行程，适应大尺寸电容器的加工。
辟刀键合时，具有60度弯曲的能力。
真空夹持印制板。
键合工具应有足够的空间，满足深腔体封装的键合要求。
柔行传动系统，装载25-15-mm长度印制板
8.COB芯片粘接设备
COB芯片粘接设备的主要功能如下；
加工的印制板最小尺寸100×100mm。
胶点或边沿识别功能，图形识别，需存贮多于100个参考图形。
多芯片高度，可编程聚焦。
适合晶圆，华夫盘或Gel包装芯片送料装置。
能满足至少4种不同尺寸芯片的可编程点胶装置。
在程序控制下，可选择或更换需要采用印刷或点胶方法的能力。
键合工具应有足够的空间，满足深腔体封装的键合要求。
柔行传动系统，装载25-15-mm长度印制板
9.结 论
文章所述COB印制板的工艺参数在设计时，必须加以考虑。掌握这些基本要求，各种可变因素在控制条件下，COB具有在装载，封装，组装密度，可靠性等优点，且与标准SMT工艺相比，可减少产品的制造成本。

自己给自己 顶一个

这个资料应该配个图片就更好了。

不好意思！ 资料不是很全！ 大家多理解！ 尽量做到最好！