关于CST端口阻抗的问题
文章来源: 互联网 录入: mweda.com
CST求解cpw结束后,点击结果中Wave port,会看到Wave impedance和line impedance,分别代表什么含义呢?而且我发现和Designer算出来的阻抗都差别很大。希望高手指点下。
微波EDA (www.mweda.com) 网友回复:
-
网友回复
没关注过线阻抗,如果是从导带到下地板的线阻抗的话,明显漏掉了两侧的地啊。
一般信任wave port阻抗好了 -
网友回复
我也在研究为啥差这么多。可能是Port size的问题,也可能是mesh的问题。有人能指点一下么。
至于,wave impedance,你可以根据z=square(e/u)来算。
Line impedance就是我们最常用的transmissionline的概念,一般会调整到50。
申明:网友回复良莠不齐,仅供参考。如需专业解答,推荐学习李明洋老师的CST培训视频,或咨询本站专家。
-
CST中文视频教程,资深专家讲解,视频操作演示,从基础讲起,循序渐进,并结合最新工程案例,帮您快速学习掌握CST的设计应用...【详细介绍】
推荐课程
-
7套中文视频教程,2本教材,样样经典
-
国内最权威、经典的ADS培训教程套装
-
最全面的微波射频仿真设计培训合集
-
首套Ansoft Designer中文培训教材
-
矢网,频谱仪,信号源...,样样精通
-
与业界连接紧密的课程,学以致用...
-
业界大牛Les Besser的培训课程...
-
Allegro,PADS,PCB设计,其实很简单..
-
Hyperlynx,SIwave,助你解决SI问题
-
现场讲授,实时交流,工作学习两不误